Các tấm wafer 450mm có phải là tương lai của việc chế tạo chip không?

Đằng sau tất cả các tiện ích mới và tất cả các ứng dụng tuyệt vời mà chúng tôi chạy là bộ xử lý, bộ nhớ và các thành phần khác làm cho hệ thống hoạt động. Và đằng sau tất cả đó là công nghệ xử lý chất bán dẫn, một loạt các thiết kế, công cụ, vật liệu và các bước xử lý phức tạp cần thiết để chế tạo các bóng bán dẫn hoạt động nhỏ đến mức 4.000 trong số chúng có thể vừa với chiều rộng của một sợi tóc người và lắp ráp hàng tỷ con trong một con chip không lớn hơn móng tay của bạn.

Dựa trên Semicon West tuần trước, chương trình thường niên tập trung vào công nghệ xử lý trái ngược với bộ xử lý hoặc thiết bị của người dùng cuối, có vẻ như toàn bộ ngành công nghiệp đã sẵn sàng chuyển sản xuất mới lên các tấm wafer 450 mm, bắt đầu trong năm năm tới .

Ngày nay, hầu như tất cả các bộ xử lý và bộ nhớ quan trọng đều được chế tạo trên các tấm wafer 300mm, rộng khoảng 12 inch. Nhưng các nhà sản xuất chip lớn nhất đã nói nhiều năm về việc chuyển sang công nghệ wafer 450mm wafer khoảng 18 inch trên phạm vi vì các tấm wafer lớn hơn này có thể chứa số lượng chip nhiều hơn gấp đôi, nhưng hy vọng sẽ có giá thấp hơn gấp đôi so với sản xuất 300mm . Cho đến gần đây, nhiều nhà cung cấp thiết bị đã kéo chân họ vì bước chuyển lớn cuối cùng từ 200mm đến 300mm cuối cùng đã khiến họ mất rất nhiều chi phí cho nghiên cứu và phát triển mà tương đối ít để thể hiện. Nhưng bây giờ, có vẻ như, hầu hết mọi người đang lên ý tưởng.

Tại hội nghị, Paul A. Farrar, tổng giám đốc của Global 450 Consortium, một nhóm các công ty sản xuất chất bán dẫn hàng đầu bao gồm GlobalFoundries, Intel, IBM, Samsung và TSMC có trụ sở tại Đại học Khoa học và Kỹ thuật Nanoscale ở Albany, đã trình bày lộ trình bao gồm các cuộc biểu tình 450mm trên 14nm trong năm 2013 đến 2015 với thiết bị đã sẵn sàng cho các nhà sản xuất chip ở mức 10nm và hơn thế nữa trong năm 2015 đến 2016.

Tất cả các nhà sản xuất lớn đã thảo luận về các công cụ 450mm. Nikon cho biết họ đã nhận được đơn đặt hàng từ Hiệp hội G450 cho máy quét chìm ArF 450mm 193nm được sử dụng để phát triển quy trình và cho biết họ cũng đã nhận được đơn đặt hàng từ một "nhà sản xuất thiết bị chính" chưa được đặt tên. ASML cho biết họ sẽ vận chuyển 450mm quang khắc cực tím (EUV) và các công cụ ngâm trong cùng một thời gian. Canon đã cho thấy những gì nó nói là wafer 450mm có hoa văn đầu tiên, trong khi Dấu ấn phân tử cho thấy kết quả cho wafer 450mm được tạo khuôn bằng cách sử dụng kỹ thuật in khắc nano.

Một điều dường như đang thúc đẩy quá trình chuyển đổi này là chi phí sản xuất ngày càng tăng ở các nút nhỏ hơn. Mặc dù ngành công nghiệp đã nói về in thạch bản EUV trong nhiều năm và đặc biệt là ASML đã trích dẫn các cải tiến, nhưng điều này vẫn chưa sẵn sàng để sản xuất, vì các công cụ hiện tại không cho phép tốc độ và khối lượng mà các nhà sản xuất yêu cầu, một phần là do các vấn đề với nguồn năng lượng. ASML cho biết hiện có 11 hệ thống EUV trong lĩnh vực này và có kế hoạch cho một thế hệ công cụ mới với nguồn năng lượng tốt hơn, nhưng không ai thực hiện sản xuất toàn diện với EUV vì các công cụ này không đủ nhanh và đáng tin cậy.

Thay vào đó, các nhà sản xuất đang sử dụng các công cụ ngâm 193nm hiện tại và ở 20nm trở xuống, họ buộc phải sử dụng các công cụ này hai lần trên các lớp quan trọng của wafer để có được độ chính xác cần thiết. Trò chơi xếp hình đôi này và có khả năng là trò chơi xếp hình tứ phương có thêm thời gian và chi phí cho sản xuất wafer.

Như Ajit Manocha, CEO của GlobalFoundries đã lưu ý trong một bài phát biểu, chi phí in thạch bản đã bắt đầu chi phối tổng chi phí sản xuất wafer. Với đa điểm trên máy quét ngâm, điều này thậm chí còn tồi tệ hơn. "Chúng tôi rất cần EUV và EUV vẫn chưa sẵn sàng", ông nói.

Trong các lĩnh vực khác, Manocha đã nói về sự cần thiết phải đổi mới xưởng đúc trong kỷ nguyên di động, thảo luận mọi thứ từ quy trình FinFET 14XM của công ty đến các kỹ thuật khác như FD-SOI, dây nano và chất bán dẫn hỗn hợp III-V (về cơ bản là chip sử dụng vật liệu kỳ lạ hơn ). Thật thú vị, anh ấy đã đề cập đến một khả năng chuyển sang III-V FinFET năm 2017 cho 7nm, mặc dù nó không giống như một cam kết cụ thể.

Ông cho biết những thách thức lớn nhất đối với ngành là kinh tế. Tại nút 180nm, chỉ có 15 lớp mặt nạ; tại các nút 20nm / 14nm, có hơn 60 lớp mặt nạ và mỗi lớp mang lại nhiều cơ hội hơn cho sự thất bại, bất kỳ lớp nào trong số đó có thể làm cho toàn bộ wafer không thể sử dụng được. "Tất cả những điều này thực sự, thực sự cộng lại, " ông nói, cho thấy chi phí thiết kế chip ở mức 130nm (vốn phổ biến ở cạnh hàng đầu một thập kỷ trước, và vẫn được sử dụng bởi một số chip cạnh sau), là 15 triệu đô la ; ở 20nm, nó là 150 triệu đô la. Tương tự, chi phí thiết kế quy trình đã tăng từ 250 triệu đô la lên 1, 3 tỷ đô la, và fab để sản xuất chip đã tăng từ 1, 45 tỷ đô la lên khoảng 6, 7 tỷ đô la ngày nay.

Để chống lại điều này, các nhà cung cấp công cụ khác đang nói về các kỹ thuật ngoài kỹ thuật in thạch bản, chẳng hạn như xếp chip với vias qua silicon (TSV) được thiết kế để sản xuất nhiều lớp chip; và các công cụ mới để lắng đọng và loại bỏ vật liệu. Các công ty bao gồm Vật liệu ứng dụng, Nghiên cứu LAM, Tokyo Electron và KLA-Tencor đang thúc đẩy các giải pháp của họ.

Trong một tin tức khác từ chương trình, Karen Savala, chủ tịch của SEMI Châu Mỹ, đã nói về "sự phục hưng" của ngành sản xuất Hoa Kỳ và vai trò của ngành công nghiệp bán dẫn, nói rằng ngành này hiện chiếm tới 245.000 việc làm trực tiếp và khoảng một triệu tổng số việc làm trong Chuỗi cung ứng của Mỹ.

SEMI dự kiến ​​chi tiêu thiết bị sẽ giảm nhẹ trong năm nay, tiếp theo là tăng 21% trong năm tới, chủ yếu là do chi tiêu đúc liên tục cho sản xuất 20nm, các nhà máy chế tạo đèn flash NAND mới tăng cường và nâng cấp fab của Intel tại Ireland.