Diễn đàn công nghệ nền tảng phổ biến: sản xuất chip ở 14nm trở xuống

Hôm qua tôi đã tham dự Diễn đàn công nghệ nền tảng chung, nơi IBM, Globalfoundries và Samsung trình bày công nghệ mà họ sẽ sử dụng để sản xuất chip trong tương lai. Nhóm này, ban đầu được IBM thành lập để phân phối các công nghệ sản xuất chip của mình, về cơ bản cần một quy trình cơ bản do IBM và các đối tác tạo ra, sau đó chuyển nó sang Globalfoundries và Samsung để sản xuất khối lượng lớn.

Dưới đây là những điểm nổi bật:

Sự phát triển của công nghệ xử lý Finnm 14nm (tạo ra các bóng bán dẫn giống như 3D) dường như đang đi đúng hướng, rất có thể với các xưởng đúc bắt đầu sản xuất vào năm 2014 và các sản phẩm dựa trên sản xuất đó có thể xuất hiện vào năm 2015. (Intel đã vận chuyển FinFET, mà họ gọi là Các bóng bán dẫn "Tri-Gate", trên 22nm nhưng Intel khác ở chỗ nó chủ yếu là khách hàng của mình, với một thiết kế cơ bản duy nhất và các xưởng đúc cần hỗ trợ nhiều khách hàng hơn.) Lưu ý rằng phiên bản Nền tảng chung của quy trình này, như đã thảo luận bởi Globalfoundries trước đó, kết hợp công nghệ FinFET trên "front-end" với "back-end" giống như quy trình 20nm của nó.

Mặc dù tất cả mọi người đều đồng ý rằng in thạch bản EUV (cực tím) đôi khi sẽ cần thiết trong tương lai, nhưng sẽ mất nhiều thời gian hơn để phát triển và đối mặt với nhiều vấn đề hơn dự kiến. Bây giờ nó không có khả năng được sử dụng cho đến khi sản xuất 7nm hoặc thậm chí muộn hơn.

Trường hợp nhóm Common Platform từng nói về việc làm cho các quy trình của nó giống hệt nhau từ mỗi nhà sản xuất để khách hàng có thể di chuyển từ nơi này sang nơi khác một cách dễ dàng, giờ đây, trọng tâm dường như là tạo ra một công nghệ xử lý cốt lõi và sau đó cho phép các xưởng đúc riêng lẻ (Globalfoundries và Samsung) tùy chỉnh chúng cho khách hàng cụ thể của họ.

Việc chuyển sang sản xuất 20nm và 14nm sẽ không tạo ra mức giảm chi phí cho mỗi bóng bán dẫn, vì các nhà sản xuất đã mong đợi từ các nút quy trình mới. (Thông thường, bạn nhận được gấp đôi số bóng bán dẫn trên mỗi nút của Law Moore nhưng với chi phí cao hơn một chút.) Nhưng 20nm lại tăng thêm chi phí vì lần đầu tiên sẽ yêu cầu "ghép đôi" in thạch bản và nút 14nm Các đối tác nền tảng đang nói về việc không thực sự thu nhỏ lại, vì nó sử dụng "back-end" 20nm. Nhưng các giám đốc điều hành cho biết họ hy vọng sẽ trở lại với nền kinh tế bình thường khi chuyển sang 10nm.

Dưới đây là một số chi tiết:

Mike Cadigan, VP của IBM Vi điện tử, đã nói về cách Nền tảng chung đã phát triển trong 10 năm qua. Nó đã đi từ một nhóm được thiết kế để tạo ra một sự thay thế cho nhà lãnh đạo đúc TSMC thành một nhóm hiện bao gồm số hai và ba xưởng đúc (Globalfoundries và Samsung S bán dẫn), dựa trên công nghệ xuất phát từ nghiên cứu của IBM và các công ty khác. Cụ thể, ông đã chỉ ra một cơ sở nghiên cứu và phát triển chất bán dẫn mới ở Albany, NY, được xây dựng cùng với nhà nước và các đối tác, nơi IBM hiện đang làm việc với năm nhà cung cấp thiết bị hàng đầu của mình cho các dự án như phát triển EUV.

Cadigan (ở trên) đã ám chỉ đến sự khó khăn khi chuyển sang thế hệ công nghệ tiếp theo. "Tất cả chúng tôi đều ở trên máy chạy bộ, " anh nói, nhưng đề xuất mô hình Nền tảng chung mang lại cho các thành viên khả năng tận dụng công việc được thực hiện bởi các thành viên và đối tác của họ.

"Ngành công nghiệp của chúng tôi rất quan trọng đối với xã hội", ông nói, lưu ý cách silicon điều khiển mọi thứ từ điện thoại thông minh đến xe tự lái đến chăm sóc sức khỏe mới là thiết bị.

Sau đó, trong một phiên hỏi đáp, ông nói rằng đã có những thay đổi đáng kể trong cách thức hoạt động của nhóm Nền tảng chung trong những năm qua. Quá trình trước đó liên quan đến việc IBM tạo ra công nghệ cơ bản và đưa nó vào hoạt động trong nhà máy sản xuất East Fishkill của mình, sau đó chuyển toàn bộ quy trình cho các đối tác của mình. Bây giờ, ông nói, một khi IBM có công nghệ cơ bản hoạt động, nó sẽ trực tiếp đến Globalfoundries và Samsung, đẩy nhanh thời gian đưa ra thị trường.

IBM cho biết việc đối mặt với việc sản xuất chip

Gary Patton, phó chủ tịch Trung tâm nghiên cứu và phát triển chất bán dẫn của IBM, đã đi sâu vào công nghệ, thảo luận về những thách thức mà các nhà sản xuất chip phải đối mặt trong những năm tới.

"Chúng tôi đang không liên tục, " Patton (ở trên) nói, với việc chế tạo chip đang trải qua một sự thay đổi lớn. Ông nói đây không phải là lần đầu tiên ngành công nghiệp nhìn thấy những vấn đề như vậy, cũng sẽ không phải là lần cuối cùng. Ngành công nghiệp đã đạt đến giới hạn vật lý của CMOS phẳng và oxit cổng, do đó, nó phải chuyển sang các vật liệu cổng silicon và kim loại có độ căng cao. Bây giờ, ông nói, chúng ta đang ở giới hạn của các thiết bị phẳng, vì vậy chúng ta cần chuyển sang "kỷ nguyên 3D", cả về mặt bóng bán dẫn (ví dụ, FinFET) và trong việc đóng gói sử dụng các khái niệm như xếp chồng chip. Trong thập kỷ tới, ông nói, chúng ta sẽ đạt đến giới hạn về kích thước nguyên tử và sẽ cần phải chuyển sang các công nghệ như dây nano silicon, ống nano carbon và quang tử.

Để thực hiện tất cả công việc này, điều quan trọng là các xưởng đúc không còn hoạt động như các công ty sản xuất, mà làm việc với khách hàng của họ và các nhà cung cấp công cụ trong "đồng tối ưu hóa" về thiết kế / công nghệ, trong đó quy trình hoạt động giống như một "IDM ảo" "(Nhà sản xuất thiết bị tích hợp).

Patton cảm thấy cần phải tiếp tục nghiên cứu, nói về các cơ sở nghiên cứu của IBM ở Yorktown, Almaden và Zurich và làm thế nào trong năm thứ hai mươi liên tiếp, IBM đã được cấp bằng sáng chế nhất. Ông cũng nói về tầm quan trọng của các đối tác, đặc biệt là chỉ đến Cơ sở nghiên cứu công nghệ nano Albany, được xây dựng với sự hợp tác của bang New York và Suny / Albany CNSE, cùng với Sematech và một loạt các nhà cung cấp vật liệu và thiết bị.

Rất nhiều bài nói chuyện của ông tập trung vào những thách thức mà EUV phải đối mặt, mà ông gọi là "sự thay đổi lớn nhất trong lịch sử ngành công nghiệp in thạch bản". Ông lưu ý rằng nếu EUV sẵn sàng đạt 7nm, nó sẽ tạo ra hình ảnh sắc nét hơn và do đó chip hoạt động tốt hơn so với các công nghệ khác. Nhưng có những thách thức lớn. Để bắt đầu, thiết bị EUV hiện chỉ có nguồn năng lượng 30 watt và nó cần có tới 250 watt để sản xuất hiệu quả chi phí. Điều đó sẽ đòi hỏi một sự cải thiện gần gấp mười lần. Một vấn đề khác là đối phó với kiểm soát khuyết tật trên mặt nạ EUV.

Như ông mô tả quá trình này, có vẻ như gần giống như khoa học viễn tưởng: Bạn bắt đầu bằng cách phun nóng chảy thiếc ở 150 dặm một giờ, nhấn nó với một laser trong một pre-xung để phân phối nó, vụ nổ với tia laser khác để tạo ra một plasma, và sau đó bật đèn ra khỏi gương để tạo ra chùm sáng thực tế và đảm bảo nó chiếu vào wafer đúng điểm. Ông đã so sánh điều này với việc cố gắng đánh một quả bóng chày trong khu vực một inch vào cùng một vị trí trên khán đài 10 tỷ lần một ngày.

IBM đang hợp tác với nhà sản xuất in thạch bản ASML và nhà sản xuất nguồn sáng Cymer (mà ASML đang trong quá trình mua lại) để giúp tăng tốc EUV ra thị trường. Cơ sở nghiên cứu ở Albany được thiết kế để trở thành một "trung tâm xuất sắc" và IBM hiện đang hy vọng sẽ có được các công cụ tại đó vào tháng Tư. Patton cho biết điều này sẽ không sẵn sàng cho sản xuất 14nm hoặc 10nm, nhưng có thể là cho 7nm hoặc muộn hơn.

Trong khi đó, IBM đang thực hiện rất nhiều công việc với việc cải thiện năng suất bằng cách sử dụng nhiều khuôn mẫu, liên quan đến việc sử dụng nhiều mặt nạ. Ở 20nm, điều này liên quan đến việc tạo khuôn đôi, trong đó nhiều mặt nạ được sử dụng để tạo ra các mẫu. Nhưng để làm cho hiệu quả này đòi hỏi nhiều công sức, vì vậy IBM đã làm việc với các nhà cung cấp thiết kế công cụ (EDA) để các nhà thiết kế chip có thể thực hiện một luồng thiết kế ô tiêu chuẩn hoặc tạo ra một luồng tùy chỉnh, nhưng vẫn hiệu quả hơn.

Ở 10nm, ông đã nói về việc sử dụng các kỹ thuật khác, chẳng hạn như truyền hình ảnh ngang (SIT) và tự lắp ráp theo hướng, trong đó hóa học giúp bố trí bóng bán dẫn. Ý tưởng ở đây là thay vì gấp bốn lần, bạn vẫn có thể thực hiện gấp đôi, điều này sẽ ít tốn kém hơn nhiều.

Patton cũng dành nhiều thời gian để nói về việc cần cấu trúc thiết bị mới như thế nào. Các FinFET hiện tại đấu tranh từ các vấn đề về hiệu năng và tính biến đổi, nhưng IBM đang nỗ lực tạo ra các dải hẹp hơn để cải thiện các vấn đề này.

Ở 7nm và hơn thế nữa, ông nói, các cấu trúc thiết bị mới sẽ cần thiết, chẳng hạn như dây nano silicon và ống nano carbon. Các ống nano carbon có khả năng mang lại sự cải thiện gấp 10 lần về sức mạnh hoặc hiệu suất, nhưng nó có những thách thức riêng, chẳng hạn như cần phải tách kim loại khỏi các ống nano carbon bán dẫn và đặt nó vào đúng vị trí trên chip. IBM gần đây đã thông báo rằng họ hiện có hơn 10.000 ống nano carbon hoạt động trên một con chip.

Một lĩnh vực quan tâm khác là cải thiện các kết nối và Patton nói rằng giữa 4nm và 8nm, ngành công nghiệp sẽ chuyển sang phát xạ nano. Ông đã thảo luận về trình diễn gần đây của IBM về một con chip kết hợp quang tử với silicon.

Cuối cùng, mục tiêu là tích hợp 3D và quang tử với nhau trên một con chip. Patton kết luận bằng cách nói về một con chip mà anh ta muốn thấy với ba mặt phẳng: một có logic với khoảng 300 lõi; khác với bộ nhớ (với 30 GB DRAM nhúng); và một mặt phẳng quang tử khác, cung cấp một mạng quang trên chip.

Globalfoundries và Samsung hứa sẽ sản xuất đầy đủ các tấm 14nm vào năm 2014

Đại diện của cả Globalfoundries và Samsung đã nói về cách họ đáp ứng những thách thức khi chuyển sang 14nm và FinFET.

Mike Noonen, phó chủ tịch điều hành tiếp thị, bán hàng, chất lượng và thiết kế cho Globalfoundries, đã nói về cách công ty giới thiệu quy trình 20nm năng lượng thấp trong năm nay. Nó đã công bố quy trình 14XM của mình, sử dụng FinFET 14nm với mặt sau hiệu quả hơn về mặt chi phí. Ông cho biết Globalfoundries dự kiến ​​sẽ sản xuất 14nm sớm trong năm nay, với việc sản xuất đầy đủ quy trình 14XM trong nửa đầu năm 2014.

Trong số những thứ khác, Noonen (ở trên) đã nói về quan hệ đối tác ở 14XM, bao gồm làm việc với Synopsys về các công cụ thiết kế, Rambus cho các kết nối và ARM với IP vật lý Artisan của nó. Ông cho biết một Cortex-A9 lõi kép cho thấy giảm 62% năng lượng hoặc cải thiện hiệu suất 61% trên 14XM so với quy trình 28SLP của xưởng đúc.

Nhìn xa hơn nữa, Globalfoundries đang mở rộng Fab 8 của mình tại Malta, NY và hy vọng sẽ sản xuất đầy đủ 10nm (10XM) trong nửa cuối năm 2015.

KH Kim, phó giám đốc điều hành của Samsung Electronics, người đứng đầu các hoạt động đúc của Samsung, nói rằng rất nhiều người trong ngành đã hoài nghi về cách tiếp cận "cổng đầu tiên" của Liên minh nền tảng chung đối với sản xuất cổng kim loại cao, nhưng đó là "Thực sự thành công" trong việc giúp công ty tăng tuổi thọ pin và hiệu suất cho bộ xử lý di động.

Công ty đã sẵn sàng cung cấp công nghệ FinFET 14nm, vì các công nghệ phẳng dưới 20nm không thể mang lại hiệu suất chấp nhận được. Kim (ở trên) cho biết có ba thách thức chính với các công nghệ FinFET: xử lý các biến thể của quy trình, các vấn đề về độ rộng kênh và mô hình hóa và trích xuất 3D. Nhưng giữa IBM, Samsung và Globalfoundries, Samsung có số lượng bằng sáng chế và ấn phẩm hàng đầu về công nghệ 3D và do đó, nhóm Nền tảng chung đã giải quyết những thách thức này.

Cụ thể, Kim đã nói về một "quá trình phát triển ISDA" để giải quyết sự biến đổi và kháng ký sinh trùng; tạo ra một bộ công cụ phát triển thông qua làm việc với UC Berkeley, CMG và các nhà cung cấp công cụ Synopsys, Cadence và Mentor Graphics; và cấp phép IP từ ARM, Synopsys và Analog Bits để giúp các thiết kế chip dễ dàng hơn trong việc tạo ra các thiết kế Hệ thống trên chip 14nm.

Làm việc với ARM và Cadence, ông cho biết Samsung đã tạo ra các thiết kế Cortex-A7 đầu tiên với FinFET và sẵn sàng cung cấp FinFET cho khách hàng của mình. Năm nay chủ yếu là một năm để xác nhận và thiết kế, Kim cho biết, với sản xuất đầy đủ vào năm tới. Ông cũng lưu ý rằng Samsung hiện có hai xưởng đúc là S1 ở Hàn Quốc và S2 ở Austin, Texas. Nó đang xây dựng một fab mới ở Hàn Quốc nhằm mục đích sản xuất 20nm và 14nm, dự kiến ​​sẽ bắt đầu hoạt động vào cuối năm 2014 hoặc đầu năm 2015.

Trong một phiên hỏi đáp, Cadigan đã giải quyết các vấn đề về việc di chuyển đến các tấm wafer 450 mm để sản xuất chip, so với các tấm wafer 300 mm hiện đang phổ biến. Ông lưu ý một tập đoàn mới phát triển công nghệ 450 mm ở Albany, NY và nói rằng trong khi thời gian vẫn còn trên không, ông hy vọng việc áp dụng 450mm trong ngành sẽ "vào phần sau của thập kỷ này". Ông cho biết ông sẽ hy vọng EUV sẽ ra thị trường đầu tiên sau 350mm và ngay sau đó là 450mm.

Noonen đã kết luận phiên đó bằng cách gọi việc chế tạo chip là "công việc phức tạp nhất trong lịch sử loài người" và rõ ràng là nó liên quan đến một loạt các đột phá công nghệ đáng kinh ngạc.