Khám phá những điểm nổi bật của hội nghị mạch trạng thái rắn (isscc)

Gần đây, chúng ta đã nghe nhiều về Luật Moore chậm lại, và trong khi điều đó dường như đúng trong một số trường hợp, trong các phần khác của kinh doanh chất bán dẫn, vẫn có sự tiến triển. Tại Hội nghị Mạch rắn Quốc tế (ISSCC) tuần trước, các xu hướng chip lớn dường như xoay quanh việc triển khai các vật liệu mới, kỹ thuật mới và ý tưởng mới để giữ mật độ bóng bán dẫn cao hơn và cải thiện hiệu quả năng lượng. Tất nhiên, đó không thực sự là tin tức. Chúng tôi đã thấy điều này được phản ánh trong các cuộc thảo luận về việc sản xuất chip logic trên các quy trình 7nm mới, về việc tạo ra các chip 3D NAND 512Gb và trên nhiều bộ xử lý mới.

Các nhà thiết kế chip đang xem xét các cấu trúc và vật liệu mới cho bóng bán dẫn, như thể hiện trong slide trên của TSMC. Ngoài ra còn có rất nhiều cuộc thảo luận về các công cụ mới để chế tạo các bóng bán dẫn, bao gồm cả những tiến bộ in thạch bản như EUV và tự lắp ráp theo chỉ đạo, và các cách đóng gói mới nhiều người chết cùng nhau.

Trước khi đi sâu vào chi tiết, tôi vẫn thấy khá tuyệt vời khi ngành công nghiệp chip đã đi được bao xa và con chip đã trở nên phổ biến như thế nào trong cuộc sống hàng ngày của chúng ta. CTO của Texas instrument Ahmad Bahai lưu ý trong bài trình bày của mình rằng vào năm 2015, ngành công nghiệp đã bán trung bình 109 chip cho mỗi người trên hành tinh. Bài nói chuyện của ông tập trung vào cách thay vì thị trường bị chi phối bởi một ứng dụng PC đầu tiên, sau đó điện thoại di động, ngành công nghiệp hiện nay cần tập trung hơn vào việc "làm cho mọi thứ thông minh hơn", khi các loại chip khác nhau tìm được một số lượng lớn ứng dụng .

Ngành công nghiệp phải đối mặt với những thách thức lớn, mặc dù. Số lượng các công ty có thể đủ khả năng để xây dựng các nhà máy chế tạo logic hàng đầu đã giảm từ hai mươi hai tại nút 130nm xuống chỉ còn bốn công ty ngày nay tại nút 16 / 14nm (Intel, Samsung, TSMC và GlobalFoundries), với quy trình mới công nghệ tốn hàng tỷ đô la để phát triển, và các nhà máy mới thậm chí còn tốn kém hơn. Thật vậy, tuần trước Intel cho biết họ sẽ chi 7 tỷ đô la để phát triển 7nm tại một vỏ bọc mà nó đã chế tạo cách đây vài năm ở Arizona.

Tuy nhiên, vẫn có một số bài thuyết trình về kế hoạch của các công ty khác nhau để chuyển sang các quy trình 10nm và 7nm.

TSMC đã triển khai quy trình 10nm của mình và con chip đầu tiên được công bố là Qualcomm Snapdragon 835, sắp ra mắt trong thời gian ngắn. TSMC có thể là nơi xa nhất trong việc thực sự thương mại hóa cái mà nó gọi là quy trình 7nm, và tại ISSCC, nó đã mô tả một chip thử nghiệm SRAM 7nm chức năng. Điều này sẽ sử dụng khái niệm bóng bán dẫn FinFET tiêu chuẩn hiện nay, nhưng với một số mạch các kỹ thuật để làm cho nó hoạt động đáng tin cậy và hiệu quả ở kích thước nhỏ hơn. Đáng chú ý, TSMC cho biết họ sẽ sản xuất phiên bản đầu tiên của chip 7nm bằng cách sử dụng kỹ thuật in khắc chìm, thay vì chờ đợi EUV như hầu hết các đối thủ cạnh tranh.

Hãy nhớ lại rằng cái mà mỗi nhà sản xuất lớn gọi là 7nm khác nhau rất nhiều, vì vậy về mật độ, có thể quy trình TSMC 7nm sẽ tương tự như quy trình 10nm sắp tới của Intel.

Samsung cũng đang làm việc trên 7nm và công ty đã nói rõ rằng họ có kế hoạch chờ đợi EUV. Tại triển lãm, Samsung đã nói về những lợi thế của in thạch bản EUV cũng như những tiến bộ mà nó đạt được khi sử dụng công nghệ này.

NAND 3D

Một số thông báo thú vị hơn bao gồm đèn flash 3D NAND 512Gb và cho thấy mật độ flash NAND đang tăng nhanh như thế nào.

Western Digital (đã mua lại SanDisk) đã nói về một thiết bị flash 3D NAND 512Gb mà nó đã công bố trước khi triển lãm và giải thích cách thiết bị này tiếp tục tăng mật độ của những con chip như vậy.

Con chip đặc biệt này sử dụng 64 lớp ô nhớ và ba bit cho mỗi ô để đạt 512Gb trên khuôn có kích thước 132 mm vuông. Nó không hoàn toàn dày đặc như thiết kế Micron / Intel 3D NAND, sử dụng kiến ​​trúc khác với mạch ngoại vi dưới mảng (CuA) để đạt 768Gb trên khuôn mặt 179 mm vuông, nhưng đó là một bước tiến tốt đẹp. WD và Toshiba cho biết họ có thể cải thiện độ tin cậy và tăng tốc độ đọc lên 20% và đạt tốc độ ghi thông tin là 55 Megabyte mỗi giây (MBps). Đây là sản xuất thử nghiệm, và do được sản xuất hàng loạt trong nửa cuối năm 2017.

Không chịu thua kém, Samsung đã trình diễn chip 3D NAND 512Gb mới 64 lớp, một năm sau khi trình chiếu thiết bị 256Gb 48 lớp. Công ty đã đưa ra một điểm lớn để chứng minh rằng trong khi mật độ diện tích của đèn flash 2D NAND tăng 26% mỗi năm từ năm 2011 đến năm 2016, thì nó đã có thể tăng mật độ diện tích của đèn flash 3D NAND lên 50% mỗi năm kể từ khi giới thiệu nó ba năm trước đây

Chip 512Gb của Samsung, cũng sử dụng công nghệ ba bit trên mỗi cell, có kích thước khuôn 128, 5 mm vuông, khiến nó dày hơn một chút so với thiết kế WD / Toshiba, mặc dù không hoàn toàn tốt như thiết kế Micron / Intel. Samsung đã dành phần lớn cuộc nói chuyện của mình để mô tả cách sử dụng các lớp mỏng hơn đã đưa ra các thách thức và cách họ tạo ra các kỹ thuật mới để giải quyết các thách thức về độ tin cậy và sức mạnh được tạo ra bằng cách sử dụng các lớp mỏng hơn này. Nó cho biết thời gian đọc là 60 micro giây (đọc tuần tự 149MBps) và thông lượng ghi là 51MBps.

Rõ ràng cả ba trại flash NAND lớn đang thực hiện quá trình tốt, và kết quả sẽ dày đặc hơn và cuối cùng là bộ nhớ ít tốn kém hơn từ tất cả chúng.

Kết nối mới

Một trong những chủ đề tôi thấy thú vị nhất gần đây là khái niệm về một cây cầu kết nối đa điểm nhúng (EMIB), một giải pháp thay thế cho các công nghệ 2.5D khác được kết hợp nhiều chết trong một gói chip rẻ hơn vì nó không yêu cầu bộ chuyển đổi silicon hoặc vias qua silicon. Tại triển lãm, Intel đã nói về điều này khi mô tả một GPU 14nm 1GHz sẽ có kích thước chết là 560mm ^{2 được} bao quanh bởi sáu máy thu phát 20nm được sản xuất riêng biệt, thậm chí có thể trên các công nghệ khác. (Đây có lẽ là Stratix 10 SoC.) Nhưng nó trở nên thú vị hơn vào cuối tuần, khi Intel mô tả cách họ sẽ sử dụng kỹ thuật này để tạo ra chip máy chủ Xeon ở 7nm và thế hệ thứ ba 10nm.

Bộ xử lý tại ISSCC

ISSCC đã thấy một số thông báo về bộ xử lý mới, nhưng thay vì thông báo về chip, trọng tâm là công nghệ đi vào thực tế làm cho chip hoạt động tốt nhất có thể. Tôi đã quan tâm để xem chi tiết mới cho một số chip rất được mong đợi.

Tôi hy vọng các chip Ryzen mới sử dụng kiến ​​trúc ZEN mới của AMD sẽ sớm được phát hành và AMD đã cung cấp nhiều chi tiết kỹ thuật hơn về thiết kế lõi Zen và các bộ đệm khác nhau.

Đây là chip FinFET 14nm dựa trên thiết kế cơ bản bao gồm phức hợp lõi với 4 lõi, bộ đệm 2 MB cấp 2 và 8 MB bộ đệm cấp 3 liên kết 16 chiều. Công ty cho biết tần số cơ bản cho 8 lõi, 16 luồng phiên bản sẽ có tốc độ 3, 4 GHz trở lên và cho biết chip này cải thiện hơn 40% hướng dẫn trên mỗi chu kỳ (IPC) so với thiết kế AMD trước đây.

Kết quả là một lõi mới mà AMD tuyên bố Là Tuy nhiên, hiệu quả hơn so với thiết kế 14nm hiện tại của Intel, tuy nhiên, chúng ta sẽ phải chờ những con chip cuối cùng để xem hiệu suất thực sự.

Như được mô tả trước đây, điều này sẽ có sẵn ban đầu trong các chip máy tính để bàn được gọi là Summit Ridge và dự kiến ​​sẽ ra mắt trong vòng vài tuần. Một phiên bản máy chủ được gọi là Naples sẽ ra mắt vào quý hai và một APU với đồ họa tích hợp chủ yếu cho máy tính xách tay sẽ xuất hiện vào cuối năm nay.

IBM đã cung cấp thêm chi tiết về các chip Power9 mà nó đã ra mắt tại Hot Chips, được thiết kế cho các máy chủ cao cấp và hiện được mô tả là "được tối ưu hóa cho điện toán nhận thức". Đây là những con chip 14nm sẽ có sẵn trong các phiên bản cho cả hai tỷ lệ (với 24 lõi có thể xử lý 4 luồng đồng thời) hoặc mở rộng (với 12 lõi có thể xử lý 8 luồng đồng thời.) Các chip sẽ hỗ trợ CAPI (Bộ xử lý tăng tốc kết hợp Giao diện) bao gồm CAPI 2.0 sử dụng các liên kết PCIe Gen 4 với tốc độ 16 gigabit mỗi giây (Gbps); và OpenCAPI 3.0, được thiết kế để hoạt động với tốc độ lên tới 25Gbps. Ngoài ra, nó sẽ hoạt động với NVLink 2.0 để kết nối với các bộ tăng tốc GPU của Nvidia.

MediaTek đã giới thiệu tổng quan về Helio X30 sắp ra mắt, bộ xử lý di động 10 lõi 2, 8 GHz, đáng chú ý là sản phẩm đầu tiên của công ty được sản xuất trên quy trình 10nm (có lẽ là tại TSMC).

Điều này rất thú vị vì nó có ba phức hợp lõi khác nhau: đầu tiên có hai lõi ARM Cortex-A73 chạy ở tốc độ 2, 8 GHz, được thiết kế để xử lý các tác vụ nặng một cách nhanh chóng; thứ hai có bốn lõi A53 2, 5 GHz, được thiết kế cho hầu hết các tác vụ tiêu biểu; và thứ ba có bốn lõi A35 2.0 GHz, được sử dụng khi điện thoại ở chế độ rảnh hoặc cho các tác vụ rất nhẹ. MediaTek cho biết cụm A53 công suất thấp có hiệu suất năng lượng cao hơn 40% so với cụm A73 công suất cao và cụm A35 công suất cực thấp có hiệu suất năng lượng cao hơn 44% so với cụm công suất thấp.

Tại triển lãm, có rất nhiều bài báo học thuật về các chủ đề như chip được thiết kế đặc biệt cho máy học. Tôi chắc chắn rằng chúng ta sẽ thấy sự nhấn mạnh hơn nữa trong tương lai này, từ GPU đến bộ xử lý song song thụ động được thiết kế để xử lý điện toán 8 bit, cho đến chip thần kinh và ASIC tùy chỉnh. Đó là một lĩnh vực non trẻ, nhưng một lĩnh vực đang nhận được sự chú ý đáng kinh ngạc ngay bây giờ.

Thậm chí xa hơn, thách thức lớn nhất có thể là chuyển sang điện toán lượng tử, đó là một cách hoàn toàn khác để thực hiện điện toán. Trong khi chúng ta đang chứng kiến ​​nhiều khoản đầu tư hơn, có vẻ như vẫn còn một chặng đường dài để trở thành một công nghệ chủ đạo.

Tuy nhiên, trong thời gian đó, chúng ta có thể mong đợi rất nhiều chip mới tuyệt vời.

Michael J. Miller là giám đốc thông tin tại Ziff Brothers Investments, một công ty đầu tư tư nhân. Miller, người từng là tổng biên tập của Tạp chí PC từ năm 1991 đến 2005, tác giả blog này cho PCMag.com để chia sẻ suy nghĩ của ông về các sản phẩm liên quan đến PC. Không có lời khuyên đầu tư được cung cấp trong blog này. Tất cả các nhiệm vụ được từ chối. Miller làm việc riêng cho một công ty đầu tư tư nhân có thể bất cứ lúc nào đầu tư vào các công ty có sản phẩm được thảo luận trong blog này và không tiết lộ các giao dịch chứng khoán sẽ được thực hiện.