Quy trình 10nm của Intel: không chỉ là nhân rộng chip

Trong một loạt các bài thuyết trình hôm qua, Intel đã cung cấp thêm nhiều chi tiết về quy trình 10nm sắp tới của mình để tạo ra các bộ xử lý tiên tiến, tiết lộ một quy trình FinFET 22nm mới được thiết kế cho các thiết bị có công suất thấp hơn và chi phí thấp hơn, đề xuất một số liệu mới để so sánh các nút chip và nói chung đã thúc đẩy ý tưởng rằng "Định luật Moore còn sống và tốt." Điều nổi bật nhất với tôi là ý tưởng rằng mặc dù bộ xử lý sẽ tiếp tục trở thành Dày đặc hơn , độ khó và chi phí của các nút quy trình mới sẽ buộc phải suy nghĩ lại hoàn toàn về cách thức các con chip được thiết kế trong tương lai.

Mark Bohr, Intel Senior Đồng nghiệp và giám đốc kiến ​​trúc và tích hợp quy trình, đã đưa ra ý kiến ​​thông thường của Intel về cách hãng dẫn đầu ngành công nghiệp bán dẫn trong công nghệ xử lý. Ông cho biết Intel tiếp tục dẫn đầu ba năm so với các đối thủ cạnh tranh, mặc dù các xưởng đúc chip như Samsung và TSMC đang trong giai đoạn triển khai những gì họ gọi là quy trình 10nm trước khi các sản phẩm 10nm của Intel ra mắt vào cuối năm nay. Bohr cho biết Intel đã giới thiệu hầu hết các tiến bộ chính của ngành trong 15 năm qua, bao gồm silicon căng, cổng kim loại cao cấp và bóng bán dẫn FinFET (mà Intel ban đầu gọi là Tri-Gate, mặc dù sau đó họ đã quay lại sử dụng tên tiêu chuẩn của ngành) .

Bohr nói rằng số nút được sử dụng bởi tất cả các nhà sản xuất không còn có ý nghĩa, và thay vào đó được gọi là phép đo mới dựa trên số lượng bóng bán dẫn chia cho khu vực tế bào, với các tế bào NAND chiếm 60% số đo và Quét Flip-Flop Các ô logic chiếm 40 phần trăm (rõ ràng, anh ta không nói đến các ô nhớ flash NAND, mà là các cổng logic NAND hoặc "âm-AND"). Điều này mang đến cho bạn một phép đo bóng bán dẫn trên mỗi milimet vuông và Bohr đã cho thấy một biểu đồ phản ánh những cải tiến của Intel trên quy mô như vậy, từ 3, 3 triệu bóng bán dẫn / mm ² ở 45nm đến 37, 5 triệu bóng bán dẫn / mm2 ở 14nm và chuyển sang hơn 100 triệu bóng bán dẫn / mm ² ở 10nm.

Trong vài năm qua, Intel đã sử dụng chiều cao tế bào logic lần bước cổng để đo lường, nhưng Bohr cho biết điều này không còn nắm bắt được tất cả những tiến bộ mà Intel đang thực hiện. Ông nói rằng biện pháp đó vẫn là một phương pháp tương đối tốt so sánh nhưng không đưa ra một con số khó khăn.

Bohr nói rằng mặc dù thời gian giữa các nút đang mở rộng, Intel không còn có thể giới thiệu các nút mới cứ sau hai năm, công ty vẫn có thể đạt được quy mô tốt hơn so với quy mô khu vực bình thường, mà Intel gọi là " siêu tỉ lệ . "Ông cho thấy một biểu đồ chứng minh rằng ở cả 14nm và 10nm, Intel có thể tạo ra vùng logic bằng 37% kích thước của vùng logic ở nút trước đó.

Bohr lưu ý rằng các bộ phận khác của bộ xử lý, bộ nhớ truy cập ngẫu nhiên tĩnh đáng chú ý và mạch đầu vào đầu vào tĩnh không bị co lại với tốc độ như các bóng bán dẫn logic. Kết hợp tất cả lại, ông cho biết những cải tiến về tỷ lệ sẽ cho phép Intel lấy một con chip cần 100 mm ² ở 45nm và tạo ra một con chip tương đương chỉ trong 7.6 mm ² ở 10nm, giả sử không có thay đổi về tính năng. (Tất nhiên, trong thế giới thực, mỗi thế hệ tiếp theo của Chip không thêm nhiều tính năng.)

Stacy Smith, phó chủ tịch điều hành sản xuất, vận hành và bán hàng của Intel, cho biết, do đó, mặc dù mất nhiều thời gian hơn giữa các nút, việc mở rộng quy mô đã dẫn đến những cải tiến cùng năm mà hai năm trước nhịp được cung cấp theo thời gian.

Ruth Brain, một Intel Đồng nghiệp và giám đốc công nghệ kết nối và tích hợp, đã nói về công nghệ 14nm hiện có của công ty, bắt đầu sản xuất vào năm 2014, và nói rằng nó có mật độ tương tự với các sản phẩm 10nm mà các sản phẩm khác bắt đầu xuất xưởng trong năm nay.

Cô giải thích quá trình này được giới thiệu như thế nào " siêu tỉ lệ , "một phần bằng cách sử dụng một kỹ thuật đa khuôn hiệu quả hơn để tạo ra các tính năng tốt hơn so với các dòng 80nm hoặc hơn mà các máy quét ngâm 193nm hiện tại có thể tạo ra trong một lần duy nhất. Intel cho biết bằng cách sử dụng một công nghệ có tên là" tự tạo khuôn đôi "(SADP), thay vì phương pháp Litva-Etch-Litho-Etch mà các nhà sản xuất khác sử dụng, nó có thể thu được kết quả chính xác và nhất quán hơn dẫn đến năng suất và hiệu suất tốt hơn.

Nhìn chung, Brain cho biết việc sử dụng siêu tỉ lệ mang lại kết quả gấp 1, 4 lần mỗi đô la so với quy mô truyền thống sẽ cho phép và điều đó dẫn đến kết quả tương đương với khoản tiết kiệm mà Intel có được khi ngành công nghiệp chuyển từ các tấm silicon từ 300mm sang 450mm (một công tắc được sử dụng rộng rãi thảo luận, nhưng dường như đã bị bỏ rơi cho đến bây giờ).

Kaizad Mology, phó chủ tịch tập đoàn và đồng giám đốc phát triển công nghệ logic, đã giải thích như thế nào siêu tỉ lệ các kỹ thuật đang được sử dụng ở mức 10nm và cung cấp thêm chi tiết về quy trình 10nm của công ty, được ông mô tả là "một thế hệ đi trước" của các công nghệ 10nm khác. Nhìn chung, ông nói rằng nút 10nm sẽ mang lại hiệu suất cải thiện 25% ở cùng công suất hoặc giảm gần 50% công suất ở cùng hiệu suất so với nút 14nm.

Mistry mô tả quy trình của Intel là sử dụng bước sóng 54nm và chiều cao tế bào là 272nm, cũng như bước sóng 34nm và bước sóng kim loại tối thiểu 36nm. Về cơ bản, ông nói điều này có nghĩa là bạn có vây cao hơn 25% và khoảng cách gần hơn 25% so với 14nm. Một phần, ông nói, điều này đã được thực hiện bằng cách sử dụng "tạo khuôn tứ giác tự liên kết", thực hiện một quy trình mà Intel đã phát triển cho đa khuôn 14nm và mở rộng hơn nữa, lần lượt cho phép các tính năng nhỏ hơn. (Nhưng tôi sẽ lưu ý rằng điều này dường như chỉ ra rằng tốc độ cổng không tăng nhanh như ở các thế hệ trước.)

Hai cái mới siêu tỉ lệ những tiến bộ đã giúp là tốt, ông nói. Đầu tiên trong số này là "liên hệ qua Hoạt động cổng ", có nghĩa là vị trí mà cổng đi qua vây để tạo ra một bóng bán dẫn bây giờ là trực tiếp trên đầu trang thay vì ngay bên dưới nó. Ông nói điều này đã cho thêm 10 phần trăm diện tích trên tỷ lệ sân. Kỹ thuật thứ hai, mà Mistry cho biết đã được sử dụng trước đây nhưng không phải với các bóng bán dẫn FinFET, được gọi là "cổng giả". Ở thế hệ 14nm, ông nói, các bóng bán dẫn của Intel đã có đầy đủ "cổng giả" ở rìa của mỗi tế bào logic; tại 10nm, tuy nhiên, Mistry cho biết chỉ có một nửa cổng giả ở mỗi cạnh. Điều này cung cấp thêm 20 phần trăm lợi ích mở rộng diện tích hiệu quả, ông nói.

Cùng với nhau, Mistry cho biết, các kỹ thuật này cho phép cải thiện mật độ bóng bán dẫn 2, 7 lần và cho phép công ty sản xuất hơn 100 triệu bóng bán dẫn trên mỗi milimet vuông.

Mistry cũng nói rõ rằng, với 14nm, thời gian mở rộng giữa các nút quá trình đã giúp công ty có thể tăng cường mỗi nút một chút mỗi năm. MICS được mô tả trong các thuật ngữ chung về kế hoạch cho hai nút bổ sung của sản xuất 10nm với hiệu suất được cải thiện. (Tôi thực sự thấy nó thú vị và một chút đáng lo ngại, mặc dù các biểu đồ này cho thấy các nút 10nm rõ ràng cần ít năng lượng hơn các nút 14nm, nhưng chúng cho thấy các nút 10nm đầu tiên sẽ không cung cấp hiệu năng nhiều như các nút 14nm mới nhất.)

Ông cho biết quy trình 10nm ++ sẽ mang lại hiệu suất tốt hơn 15% ở cùng công suất hoặc giảm 30% công suất ở cùng hiệu suất so với quy trình 10nm ban đầu.

Sau đó, Murthy Renduchintala, chủ tịch của khách hàng và nhóm kiến ​​trúc hệ thống và doanh nghiệp IoT, đã nói rõ hơn, và cho biết các sản phẩm cốt lõi đang hướng tới cải thiện hiệu suất tốt hơn 15% mỗi năm trên "nhịp sản phẩm hàng năm".

Bohr trở lại để mô tả một quy trình mới gọi là 22 FFL, nghĩa là xử lý 22nm bằng cách sử dụng FinFET có độ rò rỉ thấp. Ông cho biết quá trình này cho phép giảm rò rỉ điện tới 100 lần so với mặt phẳng thông thường Công nghệ, và sẽ có cao hơn mật độ hơn bất kỳ quy trình 22nm nào khác, cùng với khả năng FinFET hiệu suất cao hơn. Điều thú vị ở đây là một thiết kế chip có thể sử dụng hai loại bóng bán dẫn khác nhau trong một chip; bóng bán dẫn hiệu suất cao cho những thứ như xử lý ứng dụng và bóng bán dẫn rò rỉ thấp cho các mạch luôn luôn được kết nối.

Điều này có thể được thiết kế để cạnh tranh với các quy trình 22nm khác, chẳng hạn như quy trình 22X FDX (silicon-on-cách điện) của Global Foundries. Ý tưởng có vẻ là bằng cách sử dụng 22nm, bạn có thể tránh được chi phí gấp đôi và chi phí bổ sung mà các nút chặt hơn yêu cầu, nhưng vẫn đạt được hiệu suất tốt.

Renduchintala đã nói về cách một công ty tích hợp (IDM) của nhà sản xuất thiết bị tích hợp (IDM) vừa thiết kế bộ xử lý vừa là nhà sản xuất của họ Intel Intel có lợi thế là "hợp nhất giữa công nghệ xử lý và phát triển sản phẩm". Công ty có thể chọn từ nhiều loại IP và kỹ thuật xử lý, bao gồm chọn các bóng bán dẫn phù hợp với từng phần của thiết kế, ông nói.

Điều tôi cảm thấy thú vị nhất là cuộc thảo luận của ông về cách thiết kế bộ xử lý đang chuyển từ lõi nguyên khối truyền thống sang thiết kế "trộn và kết hợp". Ý tưởng về các lõi không đồng nhất không có gì mới, nhưng ý tưởng về việc có thể có các phần khác nhau của bộ xử lý được xây dựng trên khuôn bằng cách sử dụng các quy trình khác nhau được kết nối với nhau có thể là một thay đổi lớn.

Kích hoạt đây là cầu nối đa kết nối nhúng (EMIB) mà Intel bắt đầu giao hàng với các công nghệ Stratix 10 FPGA gần đây và thảo luận sử dụng trong các sản phẩm máy chủ Xeon trong tương lai vào ngày đầu tư gần đây.

Renduchintala mô tả một thế giới tương lai nơi bộ xử lý có thể có lõi CPU và GPU được sản xuất trên các quy trình mới nhất và dày đặc nhất, với những thứ như các thành phần IO và truyền thông không được hưởng lợi nhiều từ mật độ tăng trên, bật một quá trình sớm hơn và những thứ khác trên các nút thậm chí cũ hơn. Tất cả các khuôn này sẽ được kết nối bằng cầu EMIB này, cho phép kết nối nhanh hơn các gói đa chip truyền thống, nhưng chi phí thấp hơn so với sử dụng bộ chuyển đổi silicon.

Nếu tất cả những điều này xảy ra, toàn bộ khung xử lý mới có thể thay đổi. Từ việc có một bộ xử lý mới được thực hiện hoàn toàn trên một quy trình mới cứ sau vài năm, chúng ta có thể hướng tới một thế giới liên quan đến sự thay đổi dần dần của công nghệ xử lý chỉ trong các phần của chip. Điều này cũng mở ra khả năng bổ sung thêm nhiều thứ vào chip, từ việc tích hợp thêm IO các thành phần, để các loại bộ nhớ khác nhau. Về lâu dài, điều này có thể báo hiệu những thay đổi lớn trong cách thức hoạt động của chip chip và các hệ thống mà chúng cung cấp năng lượng cho hoạt động.

Michael J. Miller là giám đốc thông tin tại Ziff Brothers Investments, một công ty đầu tư tư nhân. Miller, người từng là tổng biên tập của Tạp chí PC từ năm 1991 đến 2005, tác giả blog này cho PCMag.com để chia sẻ suy nghĩ của ông về các sản phẩm liên quan đến PC. Không có lời khuyên đầu tư được cung cấp trong blog này. Tất cả các nhiệm vụ được từ chối. Miller làm việc riêng cho một công ty đầu tư tư nhân có thể bất cứ lúc nào đầu tư vào các công ty có sản phẩm được thảo luận trong blog này và không tiết lộ các giao dịch chứng khoán sẽ được thực hiện.