Video: [Dream SMP] I HAVE THE BLADE (Animatic) (Tháng mười một 2024)
Mặc dù các nhà cung cấp chip thường không giới thiệu chip mới tại Hội nghị Mạch rắn Quốc tế hàng năm (ISSCC), họ thường cung cấp thêm chi tiết về hoạt động bên trong của các sản phẩm đã được công bố. Dưới đây là một số điều tôi thấy thú vị tại chương trình tuần này.
Kiến trúc máy chủ Ivytown của Intel
Intel đã thảo luận về phiên bản mới nhất của họ bộ xử lý Xeon E7, một con chip có tới 15 lõi và 30 luồng, được gọi là Ivytown. Nó dựa trên kiến trúc Ivy Bridge EP được sử dụng trong Xeon E5 2600 V2. Bộ xử lý được xây dựng bằng công nghệ xử lý 22nm của Intel với các bóng bán dẫn Tri-Gate (vây có chiều cao 34nm và rộng 8nm) và sẽ thay thế Xeon E7 dựa trên West 4.0.3 EX hiện tại. So sánh, Xeon E7 hiện tại, được sản xuất trên bộ xử lý HKMG phẳng 32nm, có 10 lõi và 20 luồng, và có 30 MB bộ đệm L3 so với 37, 5 MB trong phiên bản Ivytown.
Một trong những tính năng thú vị hơn của dòng vi xử lý mới này là kiến trúc mô đun. Sơ đồ tầng bao gồm ba cột gồm năm lõi, mỗi lõi có bộ đệm L3 riêng, bus vòng được nhúng và IO chuyên dụng ở trên cùng và dưới cùng của cột (liên kết QPI ở trên cùng và bộ điều khiển bộ nhớ ở phía dưới). Intel có kế hoạch tạo ra một phiên bản 10 lõi bằng cách loại bỏ cột bên tay phải; và để tạo phiên bản 6 lõi bằng cách xóa thêm hai hàng.
Phiên bản 15 lõi có 4, 31 tỷ bóng bán dẫn mà Intel cho là nhiều nhất đối với bất kỳ bộ vi xử lý nào và có kích thước 541 mm vuông. Phiên bản 10 lõi có 2, 89 tỷ bóng bán dẫn và có kích thước 341 mm vuông. Biến thể 6 lõi có 1, 86 tỷ bóng bán dẫn và có kích thước là 256 mm vuông. Tần số hoạt động nằm trong khoảng từ 1, 4 GHz đến 3, 8 GHz với TDP từ 40W đến 150W.
Khía cạnh thú vị khác của Ivytown là kiến trúc bộ nhớ đệm. Cùng một khuôn hỗ trợ bộ nhớ DDR3 bốn kênh tiêu chuẩn chạy với tốc độ lên tới 1867MT / giây và giao diện VMSE bốn chế độ điện áp bốn kênh mới cho bộ đệm mở rộng bộ nhớ chạy ở tốc độ 2667 MT / s. Hoàn toàn, nó có thể hỗ trợ tới 12TB bộ nhớ trong một máy chủ 8 ổ cắm, gấp ba lần dung lượng bộ nhớ của West 4.0.3 EX. Phiên bản 15 lõi sẽ có sẵn trong hai gói khác nhau: một gói tương thích với nền tảng Romley hiện tại (Socket-R) để nâng cấp dễ dàng và một gói khác cho phép nền tảng mới sử dụng bộ đệm.
Thêm chi tiết Haswell
Intel cũng đưa ra một số chi tiết về kiến trúc Haswell, được sử dụng trong gia đình Core hiện tại. Điều này cũng sử dụng bóng bán dẫn Tri-Gate 22nm. Intel cho biết Haswell tích hợp một số công nghệ mới, bao gồm bộ điều chỉnh điện áp tích hợp đầy đủ hoặc FIVR (hợp nhất nền tảng từ năm bộ điều chỉnh điện áp xuống một), nhúng bộ đệm DRAM để có hiệu suất đồ họa tốt hơn, trạng thái năng lượng thấp hơn, hướng dẫn IO, AVX2 được tối ưu hóa và đơn vị số nguyên SIMD rộng hơn.
Có ba biến thể cơ bản của Haswell: Đầu tiên, có một lõi tứ giao tiếp với một PCH riêng biệt (Hub điều khiển nền tảng) với đồ họa nhanh hơn (hai đến bốn lõi). Thứ hai, có một nền tảng ultrabook kết hợp Haswell lõi kép với PCH trong một gói đa chip. Bộ xử lý hỗ trợ các trạng thái năng lượng thấp hơn, PCH được sửa đổi để có công suất thấp hơn và cả hai giao tiếp qua một bus công suất thấp, tất cả đều giúp giảm 95% công suất dự phòng. Cuối cùng, có một phiên bản với đồ họa Iris Pro và bộ nhớ cache eDRAM 128 MB trong cùng một gói. Các gói đa chip sử dụng IO trên gói cung cấp băng thông cao ở mức năng lượng thấp giữa CPU và PCH và eDRAM.
Tùy thuộc vào số lượng lõi CPU và đồ họa (GT2 hoặc GT3), Haswell có bất kỳ nơi nào từ 960 triệu đến 1, 7 tỷ bóng bán dẫn và khuôn có kích thước 130 đến 260 mm vuông. Nó được thiết kế để hoạt động ở mức 0, 7 đến 1, 1 volt với dải tần số rộng từ 1, 1 đến 3, 8GHz.
EDRAM 128GB có kích thước 77 mm vuông và cung cấp băng thông tối đa 102 GB / giây. Intel cho biết so với cùng một hệ thống không có eDRAM, bộ đệm bổ sung mang lại hiệu suất tăng tới 75%, mặc dù hiệu suất tổng thể tăng từ 30 đến 40%.
Bộ điều khiển hơi nước của AMD cung cấp năng lượng Kaveri
AMD, có xu hướng đưa đồ họa nhiều hơn vào cái mà họ gọi là các đơn vị xử lý tăng tốc (APU hoặc bộ xử lý kết hợp CPU và đồ họa) tập trung vào lõi CPU mới của nó, được gọi là Steamler, được sử dụng trong loạt bộ xử lý Kaveri mới của công ty. Lõi Steamler, được sản xuất trong quy trình CMOS số lượng lớn 28nm, có 236 triệu bóng bán dẫn trong diện tích 29, 47 mm vuông. Điều này bao gồm hai lõi số nguyên, hai đơn vị giải mã lệnh và một số phần tử được chia sẻ, bao gồm tìm nạp lệnh, đơn vị dấu phẩy động và 2 MB bộ đệm L2. AMD thường sử dụng một trong các mô-đun Steamler này trong các chip "lõi kép" của mình (phản ánh 2 lõi số nguyên); và hai trong chip "lõi tứ" của nó.
So với lõi Piledriver trước đây, được sản xuất trên quy trình SOI 32nm, Steamler bổ sung đơn vị giải mã lệnh thứ hai, bộ đệm lệnh chia sẻ 96KB lớn hơn và các cải tiến khác. AMD cho biết điều này dẫn đến nhiều hơn 14, 5% hướng dẫn mỗi chu kỳ, giúp hiệu suất tốt hơn 9% đối với các ứng dụng đơn luồng và hiệu suất tốt hơn 18% đối với các ứng dụng luồng kép. Nó cũng có thể chạy ở tần số lớn hơn 500 MHz ở cùng công suất hoặc cung cấp hiệu suất tương tự với mức giảm công suất 38%. Lõi Steamler được thiết kế để hoạt động ở dải từ 0, 7 đến 1, 45 volt.
Bộ xử lý di động từ MediaTek, Renesas và Qualcomm
Một số công ty đã thuyết trình về bộ xử lý dựa trên ARM của họ.
MediaTek đã nói về bộ xử lý đa lõi không đồng nhất 28nm (HMP) với CPU lõi tứ và GPU kép. Chip MediaTek có hai lõi Cortex A15, tốc độ 1, 8 GHz và hai lõi Cortex A7, tốc độ 1, 4 GHz, kết hợp với GPU lõi kép Imagination G6200 400 MHz. Nó cũng có một codec video phần cứng HD đầy đủ và bộ xử lý cảm biến hình ảnh 13 megapixel.
MediaTek cũng nói về công nghệ PTP (Hiệu suất, Nhiệt và Năng lượng) theo dõi chip và điều khiển công suất. Trong trường hợp này, công ty cho biết PTP cho phép tăng 23% tốc độ xung nhịp hoặc tiết kiệm năng lượng lên tới 41%.
Con chip này sử dụng xử lý HMP thực sự của ARM, có nghĩa là mọi sự kết hợp giữa lõi lớn và nhỏ từ một đến bốn đều có thể chạy tùy thuộc vào khối lượng công việc. MediaTek cho biết bằng cách sử dụng HMP thực sự, chip có thể mang lại hiệu suất tốt hơn 33-51% cho khối lượng công việc nặng hoặc hiệu quả năng lượng tốt hơn gấp 2 lần so với khối lượng công việc nhẹ, trong khi quản lý nhiệt thích ứng giúp tăng hiệu suất 10%.
Renesas trình bày bộ vi xử lý không đồng nhất tám lõi HPM được đề xuất 28nm được thiết kế cho các thiết bị di động và hệ thống thông tin giải trí trên xe hơi. Con chip này sử dụng bốn lõi Cortex A15 2GHz và bốn lõi Cortex A7 1GHz. Nó có khả năng vận hành đồng thời cả 8 lõi để có hiệu suất cao nhất, nhưng nó cũng sử dụng các kỹ thuật quản lý năng lượng và kiến trúc không đồng nhất để tối ưu hóa hiệu suất cho một số khối lượng công việc hoặc phong bì điện nhất định.
Qualcomm đã mô tả bộ xử lý tín hiệu kỹ thuật số Hexagon của mình, được sử dụng trong SoC di động cho nhiều ứng dụng đa phương tiện và modem. Phiên bản hiện tại được sản xuất theo quy trình số lượng lớn 28mm HKMG. Thiết kế này nhắm mục tiêu hướng dẫn cao trên mỗi đồng hồ trái ngược với tần số hoạt động cao.
Về phía máy chủ ARM, Application Micro đã nói về bộ xử lý ARMv8 64 bit thế hệ đầu tiên của công ty, lần đầu tiên được công bố trong hội nghị thượng đỉnh Open Compute gần đây. Điều này dựa trên mô-đun bộ xử lý "Potenza" (PMD), bao gồm hai lõi chia sẻ 256KB bộ đệm L2. Potenza được chế tạo ở khối lượng lớn 40nm và mỗi PMD chứa 84 triệu bóng bán dẫn và sử dụng diện tích khuôn 14, 8 mm vuông. Nó có thể hoạt động ở mức tối đa 3GHz ở mức 0, 9 volt, nhưng trung bình 4, 5W trong khối lượng công việc thông thường. Nền tảng máy chủ X-Gene 3 bao gồm bốn PMD (tám lõi), bộ nhớ cache L3 8 MB được chia sẻ và bốn kênh bộ nhớ DRAM xung quanh một bộ chuyển mạch trung tâm. Nó cũng tích hợp 10GB Ethernet, SATA 2/3, PCIe Gen. 3 và USB 3.0.
Thế hệ tiếp theo của công nghệ xử lý chip
Cũng có một vài bài thuyết trình về thế hệ công nghệ xử lý chip tiếp theo, vì hầu hết tất cả các nhà sản xuất chip lớn đều có kế hoạch chuyển sang sản xuất 3D hoặc FinFET, tại nút 14 hoặc 16nm (sau Intel, hiện đang vận chuyển chip 22nm với công nghệ như vậy).
Samsung đã nói về quy trình FinFET 14nm sắp tới của mình, hiển thị một chip SRAM 128Mb 6T và chip thử nghiệm. Samsung cho biết FinFET là một giải pháp tốt cho các SoC di động công suất thấp vì chúng cung cấp khả năng mở rộng tốt, dòng điện cao và rò rỉ thấp và kiểm soát kênh ngắn tốt.
Điều này cũng đặt ra một số thách thức đối với SRAM, bởi vì điện áp cung cấp của SRAM chưa được mở rộng. SRAM hiện chiếm 20-30% diện tích khuôn của SoC, nhưng nó sử dụng khoảng 40-50% năng lượng. Để giải quyết những vấn đề này, Samsung đã đề xuất một số kỹ thuật mới để vận hành SRAM sử dụng bóng bán dẫn FinFET ở điện áp cung cấp thấp hơn.
TSMC đã giải quyết các vấn đề tương tự, thể hiện chip SRAM 16nm 128Mb của mình. TSMC cho biết FinFET đã trở thành công nghệ chủ đạo để sản xuất vượt quá 20nm, nhưng cho biết kích thước của chiều rộng và chiều dài kênh với FinFET là một thách thức đối với việc mở rộng điện áp 6T-SRAM thông thường và điện áp cung cấp. TSMC đề xuất hai kỹ thuật hỗ trợ viết để khắc phục những vấn đề này.
Đây là những vấn đề khá kỹ thuật, nhưng việc giải quyết các vấn đề là rất quan trọng nếu chúng ta có được những con chip dày hơn, tiết kiệm năng lượng hơn trong tương lai.
