Trang Chủ Suy nghĩ tiến tới Những tiến bộ chip mới hứa hẹn giúp tăng tuổi thọ pin

Những tiến bộ chip mới hứa hẹn giúp tăng tuổi thọ pin

Video: Vietsub Xing yu xin yuan (Tâm nguyện của sao) - Cecilia Cheung (Trương Bá Chi) (Tháng Chín 2024)

Video: Vietsub Xing yu xin yuan (Tâm nguyện của sao) - Cecilia Cheung (Trương Bá Chi) (Tháng Chín 2024)
Anonim

Một vài thông báo sản xuất chip ngày hôm nay báo trước những thay đổi quan trọng trong cách thức sản xuất bộ xử lý trong tương lai.

Đầu tiên, Tập đoàn sản xuất chất bán dẫn Đài Loan (TSMC) và ARM cho biết TSMC đã khai thác bộ xử lý ARM thế hệ tiếp theo trong quy trình FinFET 16nm của mình. Thứ hai, Globalfoundries cho biết họ đã chứng minh việc xếp chip 3D bằng cách sử dụng quy trình được gọi là Through-Silicon Vias (TSV). Thông báo TSMC cho thấy xưởng đúc đang đi đúng hướng để làm cho FinFET hoạt động và lõi 64 bit của ARM đang tiến triển, trong khi thông báo của Globalfoundries hướng tới khả năng tăng tốc kết nối giữa các khuôn, cho phép hiệu suất nhanh hơn.

Hầu hết các nhà quan sát tin rằng quy trình FinFET, bao gồm sử dụng kênh dọc hoặc 3D trái ngược với bóng bán dẫn phẳng truyền thống để đóng gói nhiều bóng bán dẫn hơn trên chip trong khi tiếp tục mở rộng hiệu suất và công suất, rất quan trọng để kiểm soát rò rỉ bóng bán dẫn. Do đó, nó sẽ làm cho bộ xử lý hiệu quả năng lượng hơn. Điều đó quan trọng bởi vì tôi nghĩ rằng tất cả chúng ta đều thích điện thoại và máy tính bảng của mình để sử dụng ít năng lượng hơn và có tuổi thọ pin tốt hơn.

Intel là người đầu tiên sản xuất hàng loạt công nghệ FinFET bằng công nghệ Tri-Gate và hiện đang sử dụng công nghệ này để sản xuất chip Ivy Bridge 22nm. Tập đoàn Common Platform, bao gồm IBM, Globalfoundries và Samsung, gần đây cho biết họ đang trên đường sản xuất FinFET trên quy trình 14nm vào năm 2014 với khả năng sản xuất quy mô lớn vào năm 2015.

Trong một sự kiện gần đây, Globalfoundries cho biết họ đã mô phỏng lõi ARM Cortex-A9 lõi kép, trong khi Samsung cho biết họ đã tạo ra một băng từ ARM Cortex-A7, trong cả hai trường hợp sử dụng công nghệ FinFET 14nm của họ.

TSMC, nhà sản xuất chất bán dẫn độc lập lớn nhất thế giới, trước đó đã nói rằng họ cũng sẽ sản xuất FinFET, theo cách gọi là quy trình 16nm của nó. (Giống như cách tiếp cận của Nhóm nền tảng chung, điều này dường như liên quan đến sự thay đổi các bóng bán dẫn phía trước, nhưng vẫn giữ quy trình back-end ở 20nm.) TSMC sản xuất một loạt các bộ xử lý được sử dụng trong các sản phẩm hiện nay, bao gồm cả bộ xử lý hàng đầu từ Qualcomm, Nvidia, Broadcom và nhiều người khác. Thông báo hôm nay cho biết TSMC và ARM đã hợp tác để tối ưu hóa Cortex-A57 cho quy trình FinFET, sử dụng IP vật lý Artisan của ARM, macro bộ nhớ TSMC và các công nghệ tự động hóa thiết kế điện tử (EDA) khác nhau. Quan điểm của việc xây dựng các tấm wafer này là điều chỉnh quy trình TSMC và nhận phản hồi về cách quy trình FinFET tương tác với kiến ​​trúc.

Cortex-A57 sẽ là lõi xử lý đầu tiên của ARM để hỗ trợ kiến ​​trúc ARMv8 và do đó, lõi 64 bit đầu tiên của nó. Các lõi của ARM được tích hợp trong một bộ vi xử lý rất lớn, bao gồm cả các lõi trong hầu hết mọi điện thoại di động và việc chuyển sang 64-bit sẽ mang lại một số khả năng mới. Đặc biệt, một số nhà cung cấp đang làm việc trên chip máy chủ 64 bit sử dụng lõi này trong khi những nhà cung cấp khác sẽ ghép nối nó với Cortex-A53 công suất thấp trong bộ xử lý ứng dụng trong tương lai cho điện thoại di động. ARM nói rằng các bộ xử lý đầu tiên sử dụng lõi A57 và A53 sẽ xuất hiện trên 28nm và người ta sẽ mong đợi được sản xuất trên 20nm sau đó, sau đó chuyển sang sản xuất FinFET.

Trong lần ra mắt FinFET 16nm đầu tiên này, ARM cho biết A57 nhỏ hơn Cortex-A15 ở 28nm, khoảng 6 mm, mặc dù nó cung cấp các tính năng mới, chẳng hạn như khả năng 64 bit. Việc loại bỏ băng này liên quan đến một thư viện hiệu suất cao, sử dụng các ô lớn hơn thường được sử dụng trong chip di động và chưa được tối ưu hóa cho quy trình, do đó lõi kết quả có thể còn nhỏ hơn.

Trong khi đó, Globalfoundries cho biết họ đã trình diễn các tấm SRAM đầy đủ chức năng đầu tiên sử dụng TSV trên quy trình 20nm-LPM (công suất thấp cho thiết bị di động). TSV cho phép xếp chồng chip 3D, điều này không chỉ làm giảm dấu chân vật lý mà còn tăng băng thông và giảm công suất. Thực tế, chúng tích hợp một vật liệu dẫn điện giữa nhiều lớp silicon chết, tạo ra các con chip xếp chồng lên nhau theo chiều dọc. Trong phương pháp "qua trung gian" của Globalfoundries, các kết nối hoặc vias được đưa vào silicon sau khi các tấm wafer đã hoàn thành phần đầu của quy trình, nhưng trước khi bắt đầu back-end của dòng. Bằng cách chế tạo các TSV sau quy trình đầu cuối, liên quan đến nhiệt độ cao, Globalfoundries có thể sử dụng đồng cho vias để mang lại hiệu suất tốt hơn.

Lưu ý rằng mỗi thông qua thực sự khá lớn so với các tính năng điển hình trên bộ xử lý hiện đại, đo bằng micron so với nanomet được sử dụng để sản xuất bóng bán dẫn. Một bộ xử lý ứng dụng hoặc chip đồ họa thông thường có thể cần 1000 vias như vậy.

Cuộc biểu tình được tiến hành tại Fab 8 của Globalfoundries tại hạt Saratoga, New York.

Một lần nữa, điều này rất quan trọng vì ngành công nghiệp đã nói về việc xếp chip trong một thời gian dài. Thật vậy, Nvidia gần đây cho biết bộ xử lý đồ họa năm 2015 của họ, được gọi là "Volta", sẽ kết hợp DRAM xếp chồng để cải thiện hiệu suất. Dự kiến ​​rộng rãi rằng các xưởng đúc khác cũng sẽ có dịch vụ TSV.

Như để chứng minh tầm quan trọng của TSV, một số nhà sản xuất bộ nhớ, nhà sản xuất chip logic, nhà sản xuất hệ thống và xưởng đúc hôm nay tuyên bố rằng họ đã đạt được sự đồng thuận về một tiêu chuẩn cho "khối bộ nhớ lai", sử dụng nhiều lớp chết vật lý để tăng cả mật độ và băng thông của bộ nhớ. Lần đầu tiên tôi nhìn thấy sản phẩm này trong bản demo Micron tại Diễn đàn nhà phát triển Intel khoảng 18 tháng trước nhưng giờ đây nó đã phát triển thành một nhóm có tên là Hybrid Memory Cube Consortium và bao gồm cả ba nhà sản xuất DRAM chính: Micron, Samsung và SK Hynix.

Đặc điểm kỹ thuật mới bao gồm các kết nối tầm ngắn và "siêu ngắn" trên các lớp vật lý, đặc biệt là các kết nối với logic trong các ứng dụng như kiểm tra và quản lý mạng hiệu suất cao. Thông số ban đầu bao gồm tối đa 15Gbps cho tầm với ngắn và lên đến 10Gbps cho tầm với cực ngắn. Nhóm đang đặt mục tiêu nâng cấp lên 28Gbps và 15Gbps vào quý đầu tiên của năm 2014. (CẬP NHẬT: Micron cho biết họ sẽ lấy mẫu các tàu bộ nhớ sử dụng công nghệ TSV trong quý 3 năm 2013, với sản lượng khối lượng dự kiến ​​trong nửa đầu năm 2014.)

Bạn sẽ không thấy các sản phẩm 16nm trong năm nay; ngành công nghiệp sẽ không chuyển sang các sản phẩm 20nm cho đến cuối năm nay hoặc đầu năm sau. Bạn sẽ không thấy bộ xử lý bao gồm TSV ngay lập tức. Trên thực tế, cả TSMC và Globalfoundries đều không đưa ra ngày sản xuất thực tế cho các công nghệ này. Tuy nhiên, sự kết hợp khác nhau của các công nghệ này và các công nghệ khác sẽ mang lại một số sản phẩm thú vị vào cuối năm tới, hoặc nhiều khả năng, vào năm 2015.

Những tiến bộ chip mới hứa hẹn giúp tăng tuổi thọ pin