Video: TSMC 7nm vs Intel 10nm Density (Tháng mười một 2024)
Trong khi đưa ra rất ít chi tiết về kế hoạch sản xuất trong tương lai của mình, Intel đã sử dụng cuộc họp nhà đầu tư vào tuần trước để nhấn mạnh lại tầm quan trọng của nó đối với Định luật Moore, tuyên bố từ Gordon Moore, người đồng sáng lập rằng mật độ chip sẽ tăng gấp đôi sau mỗi hai năm. Công ty đã nói về quá trình sản xuất 14nm của mình, hiện đang được sử dụng cho Core M và các dòng Broadwell sắp ra mắt, cho thấy quy mô của thế hệ đầy đủ và cho biết họ dự kiến sẽ mở rộng quy mô tương tự từ các nút 10 và 7nm trong tương lai, mặc dù tăng chi phí vốn cần thiết tại từng nút.
Giám đốc điều hành Brian Krzanich bắt đầu cuộc họp bằng cách nói về việc Luật Moore sẽ đạt kỷ niệm 50 năm vào năm tới và cho biết đây vẫn là một trong những mệnh lệnh chiến lược quan trọng của công ty. "Đó là công việc của chúng tôi để giữ cho nó đi càng lâu càng tốt", ông nói.
Nhưng nó chủ yếu thuộc về Bill Holt (ở trên), tổng giám đốc của nhóm quản lý và công nghệ, để giải thích cách công ty sẽ đến đó.
Holt lưu ý các vấn đề mà Intel gặp phải khi áp dụng công nghệ 14nm, lưu ý rằng phải mất hơn 2, 5 năm để có được quy trình 14nm với năng suất tốt, thay vì nhịp hai năm như bình thường. Hiện tại, năng suất 14nm vẫn không tốt bằng công ty đạt mức 22nm, nhưng nó "trong một phạm vi lành mạnh" và đang bắt đầu hội tụ với quy trình trước đó, theo ông là quy trình năng suất cao nhất từ trước đến nay của Intel. Do đó, ông nói, chi phí sản xuất các bộ phận đó cao hơn một chút trong Q4, sẽ ảnh hưởng đến lợi nhuận vào đầu năm tới, nhưng ông hy vọng rằng sẽ thay đổi vào cuối năm 2015. "Giảm chi phí thực sự vẫn có thể xảy ra trong môi trường thâm dụng vốn, "Holt nói.
Sau một số bài thuyết trình tôi đã xem tại Diễn đàn nhà phát triển Intel vài tháng trước, Holt đã giải thích lý do tại sao nút 14nm là một sự thu nhỏ thực sự, ngay cả khi ông đồng ý danh pháp 14nm về cơ bản là vô nghĩa. "Không có gì 14 về điều đó, " ông nói.
Nhưng so với người tiền nhiệm Haswell 22nm của nó, khoảng cách giữa các vây trong thiết kế FinFET đã giảm xuống 0, 70x (mà ông lưu ý là mục tiêu, vì việc giảm 30% ở mỗi chiều sẽ dẫn đến việc giảm một nửa diện tích của một chết, giả sử nó có cùng số bóng bán dẫn), nhưng khoảng cách cổng chỉ bị thu hẹp lại còn 0, 78x. Nhưng, ông lưu ý, cường độ kết nối được thu nhỏ hơn bình thường đến 0, 65x (từ 80nm đến 52nm) và sự kết hợp làm cho chip đầy đủ gần với mức nhỏ hơn 50% (tất cả những thứ khác đều bằng nhau). Ông lưu ý rằng điều này thay đổi ở các phần khác nhau của chip, với tỷ lệ của SRAM là 0, 54x, nhưng các kết nối và đồ họa cho thấy tỷ lệ nhiều hơn.
Để thực hiện công việc này, Intel đã tạo ra các bóng bán dẫn từ các vây nhỏ hơn, chặt hơn và dài hơn để tạo ra các bóng bán dẫn. Nói cách khác, không chỉ các vây trở nên gần nhau hơn mà giờ chúng còn dài hơn.
Những thay đổi khác trong phiên bản này bao gồm lần đầu tiên Intel sử dụng các khoảng trống không khí "có chủ ý" giữa các thành phần, cho phép hiệu suất kết nối tốt hơn.
So sánh chip Broadwell 14nm với phiên bản Haswell 22nm, Holt cho biết chip mới này có thêm 35% bóng bán dẫn, 1, 3 tỷ USD nhưng nhỏ hơn 37%, do đó cho thấy mật độ bóng bán dẫn tăng 2, 2 lần với các bóng bán dẫn bổ sung đi về phía những thứ như được cải thiện hiệu suất đồ họa.
Nhìn chung, ông nói, bạn phải "thực sự tăng quy mô" để giảm chi phí cho một khu vực nơi Holt nói rằng ông tin rằng Intel đã đi trước các đối thủ như Samsung và Công ty sản xuất bán dẫn Đài Loan (TSMC). Ông cho biết chi phí cho mỗi bóng bán dẫn vẫn đang giảm và thậm chí còn thấp hơn một chút so với đường xu hướng lịch sử ở mức 14nm và dự đoán nó sẽ tiếp tục ở dưới mức 10nm và 7nm. Và, ông nói, các nút mới sẽ cung cấp không chỉ chi phí, mà còn cải thiện hiệu suất. Ít nhất là qua 7nm, ông nói, "chúng ta có thể tiếp tục đưa ra những lời hứa của Định luật Moore."
Trong một bài trình bày khác, Giám đốc tài chính Stacy Smith đã giải thích chi phí cao để có được mỗi nút mới, cho thấy chi phí vốn tương đối cần thiết để sản xuất mỗi nút. Ông nói rằng nó đã trở nên khó khăn hơn và thâm dụng vốn hơn.
Ông lưu ý rằng đã có một sự "tăng giá" trong chi phí bắt đầu từ 22nm, vì sự cần thiết của đa khuôn (nhu cầu sử dụng in thạch bản nhiều lần trên một số lớp nhất định), nhưng cho biết số lượng wafer bắt đầu đã giảm kể từ nút 32nm vì kích thước khuôn trung bình có trọng số bây giờ nhỏ hơn. Nhìn chung, mặc dù, nút 14nm thâm dụng vốn hơn khoảng 30% so với thế hệ trước, nhưng chip cơ bản nhỏ hơn 37%.
Tổng cộng, Intel sẽ chi khoảng 11 tỷ đô la chi phí vốn trong năm 2014 với kế hoạch chi khoảng 10, 5 tỷ đô la trong năm 2015. Khoảng 7, 3 tỷ đô la chi phí năm 2014 dành cho xây dựng năng lực sản xuất, phần còn lại sẽ dành cho nghiên cứu và phát triển cho các nút trong tương lai và cho phát triển các tấm wafer 450mm và các chi phí tiêu biểu của công ty như tòa nhà văn phòng và máy tính.
Các chi phí rất nhiều, ông nói, một phần đó là lý do tại sao hiện tại chỉ có bốn công ty trên thế giới tạo ra sản xuất logic hàng đầu: Intel, Global Foundries, Samsung và TSMC.
Trong các câu hỏi sau bài thuyết trình của họ, các giám đốc của Intel đã cẩn thận không đưa ra quá nhiều thông tin. Khi được hỏi về chi phí và khả năng chuyển sang in thạch bản EUV, Holt cho biết biểu đồ chi phí là "mơ hồ có chủ ý" bởi vì họ không biết chi phí lịch sử trên mỗi dòng bóng bán dẫn sẽ thấp hơn bao nhiêu. Anh ấy nói anh ấy tin rằng họ có thể xuống dưới đường mà không cần EUV, "nhưng tôi không muốn."
Krzanich cho biết công ty cho rằng họ đã báo hiệu quá nhiều ý định của mình với ngành về kế hoạch 14nm của mình, vì vậy "chúng tôi sẽ thận trọng hơn một chút trong việc phát hành thông tin" về các nút sản xuất mới. Anh ấy sẽ không cam kết với nhịp điệu Tick / Tock quen thuộc của công ty về việc phát hành một nút quy trình mới trong một năm và một kiến trúc mới vào năm sau, mặc dù Smith nói rằng công ty hy vọng sẽ có một "nhịp khá bình thường" và "sẽ nói về 10 nm trong 12 hoặc 18 tháng tới khi thích hợp. "
3D NAND và SSD tới 10TB SSD
Trong một lĩnh vực công nghệ khác, Rob Crooke, tổng giám đốc Tập đoàn Giải pháp bộ nhớ không biến động của Intel (ở trên), đã thảo luận về công nghệ 3D mới trong việc tạo ra các chip flash NAND được sử dụng trong SSD và các thiết bị tương tự. Ông cho rằng các thiết bị trạng thái rắn "chỉ ở đầu đường cong chấp nhận" và nói rằng dữ liệu muốn gần gũi hơn với CPU chỉ với tính kinh tế khiến chúng tách rời nhau.
Ông lưu ý rằng Intel đã tạo ra SSD SSD đầu tiên của mình theo mô hình 12 megabyte vào năm 1992 và cho biết công nghệ hiện tại dày hơn 200.000 lần hiện nay. Công nghệ hiện tại của Intel được phát triển trong một liên doanh với Micron, đã tạo ra chip nhớ NAND 256 gigabit sử dụng công nghệ 3D. Trong công nghệ này, bộ nhớ được giữ trong các khối bóng bán dẫn thay vì thiết kế "bàn cờ" truyền thống và bao gồm 32 lớp vật liệu với khoảng 4 tỷ lỗ để lưu trữ các bit. Kết quả là, ông nói, bạn có thể tạo 1 terabyte dung lượng lưu trữ trong khoảng 2 mm và hơn 10TB trong một yếu tố hình thức SSD truyền thống.
Ngoài kích thước nhỏ, Crooke cho biết SSD còn mang đến những cải tiến hiệu suất lớn, cho biết dung lượng lưu trữ NAND 4 inch có thể cung cấp 11 triệu IOPS (hoạt động đầu vào / đầu ra mỗi giây), nếu không sẽ cần 500 feet lưu trữ ổ cứng truyền thống. (Anh ấy lưu ý rằng trong khi các ổ đĩa cứng tiếp tục dày đặc hơn, chúng không thực sự đạt được tốc độ.)
