Intel tip công nghệ xử lý 14nm, vi kiến ​​trúc broadwell

Tại Diễn đàn nhà phát triển Intel tuần trước, một số kỹ sư của Intel đã tiết lộ nhiều chi tiết kỹ thuật hơn về bộ xử lý Core M, kiến ​​trúc vi mô Broadwell tổng thể và quy trình 14nm bên dưới nó.

Kỹ sư chính của Sr và Kiến trúc sư trưởng CPU Srinivas Chennupaty đã giải thích về việc mặc dù Broadwell là "đánh dấu" trong nhịp "tick / tock" của Intel (có nghĩa là nó chủ yếu được thu nhỏ lại thành 14nm), kiến ​​trúc vi mô Broadwell đã được mở rộng từ kiến ​​trúc Haswell được sử dụng trong các sản phẩm 22nm hiện tại. Mặc dù hầu hết các bài thuyết trình là về phiên bản Core M công suất thấp nhắm vào máy tính bảng, 2 trong 1 và ultrabook không quạt, ông lưu ý rằng kiến ​​trúc này cần hỗ trợ nhiều loại sản phẩm từ máy tính bảng cho đến máy chủ Xeon.

Nhìn chung, ông cho biết toàn bộ kiến ​​trúc đã được thiết kế để quản lý nhiệt và năng lượng tốt hơn, với việc giảm công suất nhàn rỗi System-on-Chip (SoC) và phạm vi hoạt động tăng lên, cho phép nó hoạt động trong phạm vi năng lượng rộng hơn . Đây là lý do tại sao phiên bản Core M, có quy mô xuống mức tổng công suất chỉ 4, 5 watt, hoạt động trong các hệ thống không quạt.

Một phần của điều này là do quản lý năng lượng được tăng cường trong chính lõi, như cách nó có thể điều chỉnh theo các trạng thái năng lượng khác nhau để nó vẫn có thể nhận được "turbo boost" khi cần thiết mà không làm quá nóng bộ xử lý và có điện áp tích hợp đầy đủ bộ điều chỉnh (FIVR) được thiết kế để thay đổi điện áp theo cách theo dõi nhu cầu cao nhất và cải thiện hiệu suất ở công suất thấp. Nó cũng cung cấp khả năng giám sát tốt hơn toàn bộ giải pháp, bao gồm cả bộ điều khiển nền tảng riêng biệt (PCH) hoặc chipset, để PCH lần lượt có thể điều tiết năng lượng cho các tính năng được kết nối, cho phép các liên kết chuyển sang trạng thái năng lượng thấp cho những thứ như ổ đĩa SATA, PCI Express và USB. Và nó có quản lý nhiệt độ da hoạt động, vì vậy bản thân chip có thể theo dõi nhiệt độ của nó và điều chỉnh việc sử dụng năng lượng phù hợp.

Bản thân kiến ​​trúc vi mô có thể có hiệu năng cao hơn thế hệ Haswell trước đó ở cùng tần số, do các tính năng như bộ lập lịch ngoài đơn đặt hàng lớn hơn, dự đoán địa chỉ được cải thiện và cải thiện tính toán vectơ và dấu phẩy động.

Nhìn chung, ông nói, trong khi các hướng dẫn đơn luồng trong mỗi chu kỳ chỉ tăng một chút trong thế hệ này, tất cả những điều này cho thấy hiệu suất của luồng đơn trong 7 năm qua tăng 50% với cùng tốc độ.

Các thay đổi khác bao gồm các hướng dẫn mới về mật mã và bảo mật, giám sát tốt hơn và một số cải tiến cho tiện ích mở rộng bộ nhớ giao dịch (được gọi là TSX hoặc Tiện ích đồng bộ hóa giao dịch) và các lệnh Ảo hóa (VT-x) ở thế hệ trước.

Chipset PCH đi kèm với Core M được gọi là PCH-LP và thực sự được sản xuất trên quy trình 22nm. Điều này được thiết kế để sử dụng năng lượng ít hơn khoảng 25% khi không hoạt động và để giảm khoảng 20% ​​công suất hoạt động. Nó cũng bao gồm những cải tiến về lưu trữ âm thanh và PCI Express.

Nhìn chung, ông nói, những thay đổi cho phép giảm công suất gấp đôi so với bạn mong đợi từ quy mô truyền thống, cùng với hiệu suất của các hướng dẫn đơn trên mỗi đồng hồ và hiệu suất vectơ được cải thiện.

Những cải tiến tương tự cũng đã được áp dụng cho đồ họa, theo Kỹ sư chính và Kiến trúc sư đồ họa Aditya Sreenivas. Một lần nữa, mục tiêu là các cải tiến hiệu suất / watt như năng lượng động lực tốt hơn và các đặc tính rò rỉ, tối ưu hóa cho hoạt động điện áp thấp hơn; và cải tiến kiến ​​trúc vi mô để giảm sức mạnh năng động. Ông lưu ý rằng điều này được thiết kế để hoạt động ở mức 6 và 10 watt, có lẽ gợi ý về các phiên bản mới sắp tới.

Kiến trúc đồ họa thực tế trông tương tự như phiên bản trước, nhưng phiên bản GT2 được sử dụng trong triển khai Core M đã tăng từ 20 lên 24 Đơn vị thực thi, được tổ chức thành ba "phần phụ", mỗi phần có 8 EU. (Trong một cuộc nói chuyện khác, một kỹ sư của Intel tập trung vào kiến ​​trúc tính toán đã đưa ra các ví dụ về các phiên bản đồ họa với 12 và 48 EU, gợi ý các phiên bản trong tương lai.)

Một điểm khác biệt quan trọng là phiên bản này hỗ trợ Direct X 11.2 và sẵn sàng DX12 và hỗ trợ Open GL 4.3 và Open CL 2.0. Điều này có nghĩa là hầu hết tất cả các trò chơi và ứng dụng nên hoạt động với đồ họa ở đây, mặc dù không nhất thiết phải có cùng tốc độ bạn sẽ thấy trên một chip đồ họa rời. Nhưng hoàn toàn, những thay đổi này có thể chiếm 40% cải thiện hiệu năng đồ họa trong một số trường hợp, so với loạt Haswell-Y trước đó.

Một thay đổi lớn khác là hỗ trợ Bộ nhớ ảo chung (SVM) trong OpenCL, cho phép cả hai thành phần CPU và GPU được sử dụng để tính toán. Đây dường như là khái niệm cơ bản giống như Kiến trúc hệ thống không đồng nhất (HSA), do AMD và các tổ chức khác thúc đẩy.

Kiến trúc mới cũng có một số cải tiến về chức năng phương tiện, theo Intel Fellow và Chief Media Architect Hong Jiang. Ông cho biết con chip này cho phép những thứ như chuyển mã video và video của Intel Quick Sync nhanh hơn "gấp 2 lần" so với phiên bản trước, với chất lượng được cải thiện. Ngoài ra, giờ đây nó còn hỗ trợ giải mã VP8 cũng như AVC, VC-1, MPEG2 và MVC cho video; Giải mã JPEG và Motion JPEG cho hội nghị video và chụp ảnh kỹ thuật số; và giải mã và mã hóa HEVC được tích hợp GPU cho tối đa 4K 30 khung hình / giây. Ngoài việc cho phép quay video 4K, những thay đổi này sẽ cho phép phát lại video Full HD dài hơn 25%.

Công nghệ xử lý 14nm

Mặc dù Intel đã đưa ra rất nhiều thông tin về công nghệ xử lý 14nm trước đó, Mark Bohr, Uỷ viên cao cấp của Intel, Phát triển công nghệ logic, đã đi qua quy trình mới và chia sẻ thêm thông tin.

"Ít nhất là đối với Intel, Định luật Moore vẫn tiếp tục, " ông nói, cho thấy một slide chỉ ra rằng Intel đã lấy trung bình 0, 7 lần các bóng bán dẫn mỗi thế hệ trong nhiều năm và nó vẫn tiếp tục như vậy. (Lưu ý rằng nếu nó có tỷ lệ theo cả hai chiều, bạn sẽ có được một bóng bán dẫn mới có kích thước khoảng 50% so với thế hệ trước, đó là điều mà Định luật Moore dự đoán về mặt kỹ thuật.)

Ông đã nói về việc đây là thế hệ thứ hai của Intel trong các bóng bán dẫn "Tri-Gate" của mình như thế nào, sau phần giới thiệu 22nm (Intel sử dụng thuật ngữ "Tri-Gate" để che phủ các bóng bán dẫn trong đó kênh được nâng lên trên đế, như vây và điều khiển kết thúc tốt đẹp xung quanh cả ba phía, một cấu trúc mà hầu hết các ngành công nghiệp gọi là bóng bán dẫn "FinFET"). Ông lưu ý rằng khoảng cách giữa các vây đã giảm từ 60nm xuống còn 42nm khi chuyển sang quy trình mới; chiều cao của vây thực sự tăng từ 34nm lên 42nm. (Trong slide trên, "điện môi high-k" có màu vàng; điện cực cổng kim loại màu xanh lam, sử dụng thiết kế cổng kim loại cao / k mà Intel đã sử dụng kể từ nút 45nm của nó.)

Ở thế hệ 14nm, ông cho biết kích thước tới hạn nhỏ nhất là chiều rộng của vây Tri, khoảng 8nm, trong khi các kích thước tới hạn khác dao động từ 10nm đến 42nm (đối với khoảng cách giữa tâm của một vây vây đến giữa của sân vây tiếp theo). Ông lưu ý rằng các bóng bán dẫn thường được chế tạo với nhiều vây và việc giảm số lượng vây trên mỗi bóng bán dẫn dẫn đến mật độ được cải thiện và điện dung thấp hơn.

Trong thế hệ này, ông cho biết, bước sóng vây giảm 0, 7 lần (từ 60 xuống 42nm), cường độ cổng bằng 0, 87x (từ 90 đến 70nm) và cường độ kết nối giảm 0, 65x (từ 80 xuống 52nm), mang lại tổng trung bình xung quanh mức trung bình .7x lịch sử. Một cách khác để nhìn vào nó, ông nói, là nhân rộng cao độ cổng và kim loại, và ở đó ông nói Intel ở mức 0, 53 cho tỷ lệ khu vực logic, theo ông là tốt hơn bình thường. (Bên cạnh đó, tôi cũng quan tâm rằng các slide của Bohr đã cho thấy bộ xử lý Core M với 1, 9 tỷ bóng bán dẫn ở kích thước chết 82 mm2, so với 1, 3 tỷ của sơ đồ chính thức; Intel PR đã thừa nhận lỗi này và cho biết 1, 3 tỷ là con số chính xác.)

Khi xem xét chi phí cho mỗi bóng bán dẫn, Bohr đồng ý rằng chi phí cho mỗi wafer silicon được sản xuất đang tăng lên do các bước che lấp bổ sung với một số lớp hiện cần gấp đôi và thậm chí gấp ba lần. Nhưng ông nói rằng vì nút 14nm đạt được tốt hơn so với tỷ lệ diện tích bình thường, nó vẫn giữ được chi phí bình thường cho mỗi lần giảm bóng bán dẫn.

Thật vậy, ông đã cho thấy các biểu đồ cho thấy Intel hy vọng việc giảm như vậy sẽ tiếp tục trong tương lai. Và, ông tiếp tục lập luận rằng những thay đổi cũng dẫn đến rò rỉ thấp hơn và hiệu suất cao hơn và do đó cải thiện hiệu suất trên mỗi watt, mà ông nói đang cải thiện ở mức 1.6X mỗi thế hệ.

Ông lưu ý rằng khi chuyển từ Haswell-Y sang Core M, Intel sẽ có một cái chết có kích thước 0, 51x so với con chip trước đó có tính năng trung tính; với các tính năng bổ sung được thiết kế trong, ông cho biết, Core M đạt được tỷ lệ diện tích chết là 0, 63x.

Bohr cho biết 14nm hiện đang được sản xuất hàng loạt ở Oregon và Arizona và sẽ được bắt đầu ở Ireland vào đầu năm tới. Ông cũng cho biết, trong khi Intel từng có hai phiên bản bóng bán dẫn có điện áp rò rỉ cực thấp và cực thấp, thì giờ đây, Intel có một loạt các tính năng từ công suất cao đến cấp thấp hơn nhiều với các bóng bán dẫn khác nhau, ngăn xếp kết nối, v.v.

Phần lớn trong số này dường như là một phần trong nỗ lực của Intel vào không gian đúc, nơi hãng sản xuất chip cho các công ty khác. Thật vậy, Sunit Rikhi, tổng giám đốc của doanh nghiệp đúc, đã giới thiệu Bohr và sau đó đã nói chuyện riêng của mình cho thấy tất cả các tùy chọn mà Intel đưa ra. (Mặc dù Intel có công nghệ tiên tiến, nhưng họ không có kinh nghiệm sản xuất chip năng lượng thấp mà các đối thủ như TSMC và Samsung có. Vì vậy, hãng đang nhấn mạnh sự dẫn đầu của mình trong sản xuất 14nm.)

Tiếp theo là 10nm, với Bohr nói rằng hiện đang trong "giai đoạn phát triển toàn diện", và "công việc ban ngày" của anh ấy đang làm việc trên quy trình 7nm.

Ông nói rằng ông rất quan tâm đến EUV (quang khắc cực tím) vì tiềm năng của nó trong việc cải thiện quy mô và đơn giản hóa quy trình nhưng cho biết họ chưa sẵn sàng về độ tin cậy và khả năng sản xuất. Ông nói rằng cả các nút 14nm và 10nm đều không sử dụng công nghệ đó, mặc dù ông sẽ thích. Ông nói rằng Intel "không đặt cược vào nó" trong 7nm và có thể sản xuất chip tại nút đó mà không có nó, mặc dù ông nói rằng sẽ tốt hơn và dễ dàng hơn với EUV.

Bohr cho biết việc chuyển sang các tấm wafer 450mm, từ tiêu chuẩn 300mm mà toàn bộ ngành công nghiệp hiện đang sử dụng, sẽ giúp giảm chi phí cho mỗi bóng bán dẫn. Tuy nhiên, ông nói, chi phí rất lớn để phát triển một bộ công cụ hoàn chỉnh và fab hoàn toàn mới và sẽ phụ thuộc vào một số công ty lớn hợp tác để hoàn thành tất cả những điều này. Ông nói rằng ngành công nghiệp đã không hoàn toàn đồng ý về thời điểm thích hợp cho việc này, vì vậy nó còn vài năm nữa.

Nhìn chung, ông nói rằng ông chưa thấy sự kết thúc trong việc mở rộng quy mô và lưu ý rằng các nhà nghiên cứu của Intel đang xem xét các giải pháp khác nhau trong bóng bán dẫn, tạo khuôn, kết nối và bộ nhớ. Ông nói rằng gần đây có một số tài liệu kỹ thuật thú vị về những thứ như thiết bị III-V (sử dụng các vật liệu bán dẫn khác nhau) và T-FET (bóng bán dẫn hiệu ứng trường đường hầm), và "luôn có thứ gì đó thú vị" sắp xuất hiện.