Định luật Moore trong quá trình chuyển đổi

Nếu chúng ta cần xác nhận rằng việc chuyển sang bước tiếp theo trong Định luật Moore đã trở nên khó khăn hơn, tuần trước, thông báo của Intel rằng chip 10nm của họ sẽ bị trì hoãn cho đến nửa cuối năm 2017 dường như đã chứng minh trường hợp này. Tuy nhiên, các thông báo gần đây từ một nhóm các công ty khác tại hội nghị Semicon West tuần trước cho thấy rằng các báo cáo về cái chết của Luật đã bị phóng đại rất nhiều.

Giám đốc điều hành Intel Brian Krzanich tuyên bố trì hoãn 10nm trong cuộc gọi thu nhập quý hai của công ty. Các chip trước đây đã được dự kiến ​​vào cuối năm tới hoặc đầu năm 2017. Trong khi đó, dòng 14nm thứ hai của công ty, bộ xử lý Core thế hệ thứ sáu được gọi là Skylake đã đủ điều kiện và sẽ bắt đầu xuất xưởng trong quý này (sau khi giới thiệu đầu tiên Các sản phẩm 14nm, được gọi là Broadwell, trong một phiên bản duy nhất vào cuối năm ngoái, và rộng hơn là vào đầu năm nay). Theo Krzanich, sẽ có một họ chip 14nm khác được gọi là Kaby Lake, được xây dựng bằng kiến ​​trúc Skylake với một số cải tiến về hiệu suất, sẽ ra mắt vào nửa cuối năm 2016, trong khi sản phẩm 10nm đầu tiên, được biết đến là Cannonlake hiện đang được thiết lập để đến nửa cuối năm 2017.

Hãy nhớ lại rằng quá trình chuyển đổi từ 22nm sang 14nm cũng bị trì hoãn tương tự, với Krzanich trích dẫn sự khó khăn của in thạch bản và số bước đa mẫu cần thiết khi di chuyển đến từng nút mới là nguyên nhân của sự chậm trễ. Ông lưu ý rằng Intel cho rằng chip 10nm sẽ không được sản xuất với công nghệ quang khắc cực tím (EUV), điều này khiến đây là khoảng thời gian dài nhất trong quá trình sản xuất chip mà không chuyển sang hình thức in thạch cao cấp hơn.

Nhìn chung, Intel cho biết, Intel hiện đang giả định rằng sẽ mất 2, 5 năm giữa các nút xử lý (lưu ý rằng Intel đã xuất xưởng chip "Ivy Bridge" 22nm đầu tiên vào đầu năm 2012).

Krzanich tiếp tục nói rằng khi Intel chuyển từ 10nm sang 7nm, họ sẽ "luôn cố gắng để trở lại hai năm" giữa các nút. Và ông cho biết Intel sẽ theo dõi sự trưởng thành của EUV, những thay đổi trong khoa học vật liệu và độ phức tạp của sản phẩm khi đưa ra quyết định về thời gian.

TSMC nhắc lại 10nm vào đầu năm 2017

Nếu tất cả những gì cho thấy Định luật Moore đang chậm lại, thì tin tức từ các xưởng đúc bán dẫn, sản xuất chip cho các công ty bán dẫn không lỗ như Qualcomm, MediaTek và Nvidia, cho thấy mọi thứ đang tăng tốc. Ít nhất là họ sẽ thu hẹp khoảng cách một chút với Intel.

Công ty sản xuất chất bán dẫn Đài Loan (TSMC), nhà máy đúc lớn nhất thế giới, cho biết họ đã đi đúng hướng để xuất xưởng 10nm trong quý đầu tiên của năm 2017. TSMC cho biết họ đã bắt đầu sản xuất khối lượng bộ xử lý FinFET 16nm đầu tiên trong quý hai, với các lô hàng bắt đầu tháng. (Điều này có nghĩa là giao hàng cho khách hàng của TSMC, không phải người dùng cuối; chúng tôi chưa thấy một con chip như vậy được vận chuyển trong sản phẩm cuối cùng, mặc dù chúng tôi hy vọng rằng trong vài tháng tới.)

Giám đốc điều hành của TSMC Mark Liu cho biết quá trình 10nm của họ đã đi đúng hướng với lô hàng sản phẩm thực sự vào đầu năm 2017. Ông cho biết các bộ phận 10nm sẽ nhanh hơn 15% với cùng công suất, hoặc sử dụng năng lượng ít hơn 35% với cùng tốc độ, với nhiều hơn hơn gấp đôi mật độ cổng của quy trình 16nm.

Nếu tất cả điều này xảy ra, các sản phẩm được sản xuất theo quy trình 10nm của TSMC có thể xuất hiện trên thị trường khoảng một phần tư trước khi sản phẩm được sản xuất trên quy trình 10nm của Intel, đây sẽ là một bước ngoặt lớn trong ngành. Tuy nhiên, lưu ý rằng TSMC đã thông báo sự chậm trễ trong quá khứ: hơn một năm trước, họ cho biết họ dự kiến ​​sẽ sản xuất 10nm rủi ro để bắt đầu vào cuối năm 2015, và trích dẫn các mục tiêu năng lượng và tốc độ mạnh mẽ hơn.

Trong khi đó, công ty đúc chip hàng đầu lớn khác, Samsung, cho biết họ sẽ bắt đầu sản xuất hàng loạt chip 10nm vào cuối năm 2016. Samsung đã xuất xưởng sản phẩm FinFET 14nm đầu tiên của họ, Exynos 7 Octa vào đầu năm nay trên điện thoại Galaxy S6. Đó chỉ là một chút sau khi các lô hàng khối lượng 14nm đầu tiên của Intel (mặc dù hai quy trình có một chút khác biệt), một sự thay đổi lớn so với thời đại khi Intel dẫn đầu về công nghệ xử lý.

Samsung cũng đã cấp phép công nghệ 14nm của mình cho GlobalFoundries, cho biết họ sẽ tăng cường khối lượng của công nghệ 14nm vào cuối năm nay. Các khách hàng của GlobalFoundries bao gồm AMD, công ty tuyên bố họ có kế hoạch tung ra công nghệ FinFET 14nm trong các sản phẩm khác nhau trong năm 2016 và gần đây đã mua lại doanh nghiệp sản xuất chip của IBM.

GlobalFoundries cung cấp 22nm FD-SOI

GlobalFoundries cũng có kế hoạch cung cấp một giải pháp khác gọi là 22nm FD-SOI (silicon đã cạn kiệt hoàn toàn), được công bố vào tuần trước. Quá trình này sử dụng các bóng bán dẫn phẳng thông thường, thay vì 3D FinFET, nhưng ở đây chúng được chế tạo trên một loại wafer khác được gọi là SOI. GlobalFoundries tuyên bố rằng với phương pháp này, nó có thể tạo ra các con chip mang lại hiệu suất tốt hơn và năng lượng thấp hơn so với quy trình phẳng 28nm thường được sử dụng với chi phí tương đương (và chi phí thấp hơn nhiều so với FinFET 14nm, đòi hỏi nhiều đường truyền hơn khi sử dụng kỹ thuật in chìm 193nm). GlobalFoundries cho biết quá trình này dẫn đến kích thước khuôn nhỏ hơn 20% so với 28nm.

Mặc dù fab nói FinFET cung cấp hiệu năng cao hơn và cần thiết trong một số ứng dụng, nhưng nó tin rằng quy trình mới này cũng phù hợp với các thiết bị di động, Internet of Things, RF và mạng chính thống. So với các sản phẩm FinFET 14nm, GlobalFoundries cho biết quy trình này đòi hỏi các lớp in thạch bản ngâm ít hơn gần 50%, điều này sẽ giúp giảm chi phí.

Samsung cũng đang lên kế hoạch cung cấp FD-SOI, mặc dù ở mức 28nm.

Xuôi dòng xa hơn, IBM và các đối tác gần đây đã tuyên bố họ đã sản xuất chip thử nghiệm 7nm trong phòng thí nghiệm, mặc dù tất nhiên có một khoảng cách dài giữa phòng thí nghiệm và sản xuất khối lượng.

Dấu chấm phẩy hiển thị các công cụ mới

Tương lai của việc sản xuất chip cũng là một chủ đề tại hội nghị Semicon West tuần trước, nơi các nhà sản xuất thiết bị sản xuất chất bán dẫn thảo luận về tiến trình họ đã đạt được trên công nghệ mới.

Dường như có sự đồng thuận chung về lộ trình logic mặc dù thời gian không rõ ràng. Bước tiếp theo có thể là một sự thay đổi đối với các vật liệu thay thế, đặc biệt là các vật liệu kênh mới (như các vật liệu được IBM sử dụng trong chip thử nghiệm 7nm của nó), như silicon Germanium (SiGE) và indium gallium arsenide (InGaAs). Người ta nghĩ rằng các vật liệu như vậy sẽ mở rộng việc sử dụng các thiết kế FinFET cho một vài thế hệ khác, và sau đó ngành công nghiệp có thể chuyển sang cấu trúc bóng bán dẫn hoàn toàn, có lẽ là các bóng bán dẫn xung quanh đôi khi được gọi là dây nano, ở đâu đó quanh nút 5nm.

Về kỹ thuật in thạch bản, ASML cho biết mục tiêu của họ đối với thiết bị EUV là 1.000 tấm wafer mỗi ngày với mức khả dụng 50% và cũng vẫn đặt mục tiêu là EUV sẵn sàng sản xuất 7nm, mặc dù vậy nó sẽ chỉ được sử dụng cho khoảng 5 đến 10 lớp quan trọng và quang khắc 193nm vẫn sẽ làm phần lớn công việc. Trước đó đã thông báo rằng một khách hàng Mỹ giấu tên đã giả định là Intel bởi hầu hết tất cả các nhà quan sát đã đồng ý mua 15 công cụ in thạch bản EUV, ASML xác nhận rằng Intel đã thực sự mua sáu hệ thống, với hai hệ thống sẽ được giao trong năm nay.

Mặc dù hầu hết các cuộc thảo luận về Định luật Moore đều xoay quanh các chip logic, nhưng cần lưu ý rằng các chip bộ nhớ cũng đang trong quá trình chuyển đổi. DRAM co lại đã chậm lại đáng kể. Hầu hết các nhà sản xuất hiện đang trong quá trình chuyển đổi sang DRAM 20nm với một hoặc hai thế hệ nữa sẽ ra đi. Bất kỳ tiến bộ nào về mật độ hoặc chi phí sau đó sẽ phải đến từ năng lực sản xuất bổ sung, kích thước wafer lớn hơn (450mm), xếp chồng chip 3D (Hybrid Memory Cubes) hoặc cuối cùng có thể là một loại bộ nhớ mới hoàn toàn như MRAM.

Trên bộ nhớ flash NAND, tình hình hơi khác một chút. Bộ nhớ flash NAND đã ở dưới 20nm và giống như DRAM, nó sắp hết dung lượng để mở rộng hơn nữa, nhưng trong trường hợp này có một sự thay thế rõ ràng. Chủ đề nóng là 3D NAND, sử dụng nhiều lớp tế bào bộ nhớ được chế tạo bằng những bộ phim đồng nhất, rất mỏng. Kích thước tính năng của các ô riêng lẻ không còn cần phải quá nhỏ (chúng được thư giãn trở lại khoảng 40-50nm), nhưng mật độ tiếp tục mở rộng quy mô có khả năng lên 1 terabit trên chip Chip bằng cách thêm nhiều lớp. Kỹ thuật in thạch bản dễ dàng hơn nhiều, nhưng nó đòi hỏi các công cụ cấp nguyên tử tiên tiến hơn để lắng đọng và khắc các mảng bộ nhớ này.

Samsung đã sản xuất hàng loạt và 3D NAND thế hệ thứ hai với 32 lớp có thể đóng gói lên tới 128Gb (16GB) trên một chip đơn. Tuần này Samsung đã công bố một thế hệ SSD doanh nghiệp 6Gbps mới có thể lưu trữ tới 3, 86TB dữ liệu ở dạng 2, 5 inch, sử dụng các chip 128Gb này. Cả liên minh Micron / Intel và SK Hynix dự kiến ​​sẽ bắt đầu sản xuất hàng loạt 3D NAND vào cuối năm nay. Micron và Intel tuyên bố rằng công nghệ khe hở không khí của họ sẽ cho phép họ tạo ra các chip dày hơn, bắt đầu từ 256Gb và 384Gb, trong khi SK Hynix có kế hoạch sử dụng 36 lớp, tiếp theo là 48 lớp vào năm tới, để mở rộng mật độ. Toshiba và SanDisk sẽ tiếp tục vào năm tới. Tại Semicon West, các công ty thiết bị cho biết quá trình chuyển đổi sang 3D NAND đang diễn ra nhanh hơn dự kiến ​​và theo một số ước tính, 15% công suất của thế giới theo bit sẽ thay đổi vào cuối năm nay.